In the darkest hour on Mon, 30 May 2011 22:21:15 -0700 (PDT), slawek7 snipped-for-privacy@wp.pl screamed:
Pewnie w tych od STM32. Za ciebie moze wyszukac te dane jedynie Google... Odnosze wrazenie, ze bardziej chcesz zrobic sobie wlasnego ARMA zamiast po prostu pisac na niego programy...
W dniu 30.05.2011 23:44, Marcin Wasilewski pisze:
Tylko Cortex-M3 pracuje w pipeline:
- fetch
- decode (register fetch)
- execute (data fetch/store)
Nie znam na tyle tej architekturze, żeby stwierdzić jak wygląda dokładnie dostęp do pamięci (zwłaszcza, że może, ale nie musi być osobna magistrala na dane i instrukcje) - _wydaje_ mi się, że opóźnienie może się jedynie pojawić przy dostępie zarówno kodu jak i do danych w FLASH. SRAM jest szybki.
Eh lenistwo... Nie wiem czy odnosi się również do procka którego używasz, ale np. tu:
Pozdrawiam! Portal
Nie nazwę tego lenistwem bardziej tym że może nauczyć muszę się szukać.
To jeszcze jedno może mi wytłumaczycie o co proszę. O co chodzi z parametrem GPIO_speed_2MHz? lub 50MHz? Ale tak fizyczne. Czy Zmiana na wyjściu nie jest zależna od szybkości wykonującego sie programu?
W dniu 2011-05-31 11:29, slawek7 pisze:
Ten parametr wpływa na szybkość narastania/opadania sygnału na wyjściu. Przy pojemnościowym obciążeniu i dużej częstotliwości widać ładnie zmianę stromości zboczy.
Chyba że jest tam taki myk jak w LPC. Magistrala danych flasha jest
128-bitowa i może sobie mieć nawet kilka WS, ale w jednym cyklu dostępu pobiera więcej instrukcji i całość działa tak szybko, jakby WS nie było, chyba że zdarzy się jakiś skok.
W każdym Corteksie M3 tak jest. Prefetch jest częścią rdzenia, tylko pobiera 64 bity, nie 128.
CZyli chodzi o to że tym parametrem nadzwyczjniej zwieksza się wydajność proądową tranzystora wyjściowego w chwili przełączania. Czy dobrze rozumiem?
Have something to add? Share your thoughts — no account required.
Ask the community — no account required