Z czystej ciekawości, bo dziś ta sprawa byłaby banalna na CPLD/FPGA: w jaki sposób były budowane dekodery 1-z-N dla wierszy i kolumn pamięci rdzeniowej,zwłaszcza w starszych komputerach? Gdyby do tego podejść metodą trywialną i składać to z bramek na tranzystorach dyskretnych, to jakaś gigantyczna konstrukcja wychodzi. Czy ktoś pamięta jeszcze, na czym polegała sztuczka? :-)
W pamięciach koincydencyjnych to i tak pół biedy, bo trzeba było zmienić N stanów na dwa pierwiastki z N przewodów, ale transformatorowy ROM miał konstrukcję jeden przewód == jeden adres. Już przy kilkudziesięciu komórkach się robi trudno, a kilkaset ciężko mi sobie wyobrazić.
Pozdrawiam, Piotr