Hejsa,
jeg har efterhånden skrevet nogle projekter med VHDL til Xilinx FPGA'ere; men jeg er i tvivl om hvor vidt jeg laver en optimal løsning, eller noget dårlig kode, der (let) kan optimeres.
Er der nogen, der kender en bog, website eller andet, hvor man fx kan finde eksempler på god og dårlig kode - og kode der er optimeret mht hastighed hhv antallet af gates?
//michael