Re[4]: CAN сеть

MG>> 250 килобит вполне хватит - скоpость, заявленная как максимальная для

AM> Максимальная скорость чего?

MG> Уарта при внутренней задающей частоте. Если я правильно прочитал FAQ

Это в синхронном режиме, если мне память не изменяет.

MG>> Хватает, но пpидется пpогpаммнyю эмyляцию шины тогда воpотить. Ибо 3-4 MG>> поpта пpоцессоpа под это yгpобить на аппаpатной шине слишком. AM> Hе 3-4, а AD0-AD15, WR, RW, ALE, и возможно INT, то есть 20 ног.

AM> Если суть этого устройства - конвертер USB-CAN и дополнительной AM> внешней периверии в больших объемах не наблюдается, то все равно AM> останется куча свободных ног. Или все же не хватает?

MG> В общем хватает в таком раскладе. MG> А старший адресный байт не нужен?

AD17-AD24 линии настраиваются опционально и могут быть обычными портами, если для периферии они не нужны.

MG> Дешифратор на CS контроллеру из каких сигналов собирать правильно будет?

Если он у тебя один на внешней шине, зачем ему дешифратор?

Reply to
Andy Mozzhevilov
Loading thread data ...

Wed Sep 03 2003 15:10, Andy Mozzhevilov wrote to Mitya Gladyshev: AM> AD17-AD24 линии настраиваются опционально и могут быть обычными AM> портами, если для периферии они не нужны. MG>> Дешифратор на CS контроллеру из каких сигналов собирать правильно будет? AM> Если он у тебя один на внешней шине, зачем ему дешифратор? Погоди, а внешняя шина не может пересечься с нутрями? Допустим у меня на внешней шине висит девайс на нулевом адресе, то на каком адресе он будет со стороны процессора читаться?

Mitya 2:5020/1698.0

Reply to
Mitya Gladyshev

Hello Andy!

05 Sep 03 06:59, Andy Mozzhevilov wrote to Alexey Stekolshikow:

AS>> Сейчас залез и поглядел в схему своей макетки - 13 ног. AS>> AD0-AD7, ALE, CS-, INT, RD-, WR-. AS>> Если кто-то будет городить эмуляцию DMA - еще DACK- и DRQ. 15 AS>> ног. AM> Значит для восьмибитной шины еще меньше. Я навскидку не вспомнил, AM> можно ли не использовать в этом случае AD8-AD15. AM> Если она одна в адресном пространсве внешней шины, то и CS не нужен, AM> правда 74хх373(573) все равно видимо будет нужно поставить на защелку AM> адреса.

Дык это блин и есть 8-битная шина. Мультиплексирована адрес-данные. С разделением внутри USBN по ALE. Ежели неохота возиться или нету ALE - дык выставь адрес, дерни ногой типа ALE 0-1-0, потом или выставь данные и дергай WR-, или дерни RD- и считай данные. Hичего сложного нет. А что касается защелки - дык или ногу на CS выделять, или городить дешифратор старшей части адреса, что в случае x51 не требует регистров, зато отгрызает сразу целый порт, что при отсутствии XRAM накладно.

With Best Regards Alexey [ TEAM Тещa MUST DIE!!! , Бутлериaнский Джихaд ]

Reply to
Alexey Stekolshikow

AS>> Сейчас залез и поглядел в схему своей макетки - 13 ног. AS>> AD0-AD7, ALE, CS-, INT, RD-, WR-. AS>> Если кто-то будет городить эмуляцию DMA - еще DACK- и DRQ. 15 AS>> ног.

AM> Значит для восьмибитной шины еще меньше. Я навскидку не вспомнил, AM> можно ли не использовать в этом случае AD8-AD15. AM> Если она одна в адресном пространсве внешней шины, то и CS не нужен, AM> правда 74хх373(573) все равно видимо будет нужно поставить на защелку AM> адреса.

AS> Дык это блин и есть 8-битная шина. Мультиплексирована адрес-данные.

У Фуджитсу MB90 можно использовать еще и 16-ти битную шину, когда мультиплексируются AD0-AD15/D0-D15. При работе с MB90 я использовал как раз 16-ти битный режим, про восьмибитный лишь знаю без подробностей работы. Под подробностями я имел ввиду, можно ли в 8-ми битном режиме внешней шины MB90 использовать AD8-AD15, как порты общего назначения, или они все равно будут адресными портами. Во втором случае 8 пинов будут потеряны как GPIO, а это может быть важно, поскольку одного пина всегда не хватает. Сейчас не поленился заглянуть в документацию - судя по всему AD8-AD15 в любом случае будут адресами, только в 8-битном режиме они не мультиплексируются с данными.

AS> С разделением внутри USBN по ALE. Ежели неохота возиться или нету ALE - AS> дык выставь адрес, дерни ногой типа ALE 0-1-0, потом или выставь данные AS> и дергай WR-, или дерни RD- и считай данные. Hичего сложного нет. AS> А что касается защелки - дык или ногу на CS выделять,

Если микросхема одна единственная в адресном пространстве внешней шины (о чем и было сказано ренее), то на CS' можно подать 0 навеки, она будет работать по Rd и Wr - этого достаточно.

AS> или городить дешифратор старшей части адреса, что в случае x51

При чем тут х51? Отмотай тред назад и посмотри, кто все таки задавал вопрос, а кто отвечал на него. И каким собственно этот вопрос был и при чем тут вообще Subj :)

AS> не требует регистров, AS> зато отгрызает сразу целый порт, что при отсутствии XRAM накладно.

Вот у MB90 (о которых и речь) отгрызание порта под AD8-AD15 - неотключаемая фича.

Reply to
Andy Mozzhevilov

ElectronDepot website is not affiliated with any of the manufacturers or service providers discussed here. All logos and trade names are the property of their respective owners.