Hej
Jeg har et lidt underligt fanomen jeg ikke helt kan forklare andet end ringninger, men syntes ikke jeg kan se det....
JEg leger med at forbinde en PHY til et FPGA board, PHY'en har mangement MDIO MDC interface...
Det er meget lign I2C/SPI
en clk og en fælles I/O... PT kører jeg 200 Khz
Jeg har ca 10Cm fladkabel mellem de 2 print.
Det kører ikke før jeg har en 800-1K modstand i serie med CLK'en... Det eneste der sker er faktsik det ligner den mister en clk puls.. spædningen er 3.3V
Er det normalt allerede ved 200Khz at man skal have et rc led på for at dæmpe ringninger, eller hvad går der galt ? Umilbart er der ikke meget forskel at se på clk'en når det virker og ikke virker Er jeg nød til at ligge en serie modstand i serie med alle I/O mon ?
PHY = RTL8201L FPGA = SPARTAN3
Kasper