Привет, Jurgis !
05 Jan 07 , 08:51 Jurgis Armanavichius писал к Nickita A Startcev:
NAS>> кстати, об и2ц. NAS>> есть слэйв, в слэйве есть, например, 128 NAS>> регистров/переменных/параметров/ячеек. NAS>> какая последовательность действий будет оптимальной для NAS>> вычитывания (или записи) мастером одного из этих NAS>> регистров? именно не чтение/запись одного байта из слейва, а NAS>> выбор/чтение или выбор/модификация регистра. какие есть NAS>> варианты?
JA> Hаиболее очевидный и простой вариант - любая микросхема памяти из JA> ряда 24CXX на 256 байт. Один в один :-) Суть: передается Старт, байт JA> адресации (с битом WR), адрес ячейки (т.е. нужный номер регистра), JA> байт данных (это на запись), Стоп.
то есть, пишем адрес, пишем байт(ы) по этому адресу. итого, грубо, передается 3 байта.
JA> Hа считывание: Старт, байт JA> адресации (с битом WR), адрес ячейки, далее повторный Старт, байт JA> адресации (уже с битом RD), считывается байт данных, Стоп.
то есть, пишем адрес, повторно стартуем, повторно указываем адрес_устройства, читаем байт(ы) по этому адресу. Итого, грубо, передается 4 байта.
Итого, при любом обмене первая команда запись адреса, а вторая действия по этому адресу. Это стандартизированное поведение? в спеке на и2ц о нем сказано? Аффтары и2ц не додумались до того, что у одного устройства может быть более одного 8битного регистра?
. С уважением, Hикита. icq:240059686, lj-user:nicka_startcev ... Д/з: Реактивная куропатия