Hola,
Estoy intentando entender como funcionan de verdad los ADC/DAC S-D tipo "1-bit" y similares y choco con algo a lo que no encuentro explicación. Agradecería cualquier indicación hacia una explicación completa y, si es posible, fácil de entender.
Mi problema es que no veo como es posible conseguir un slew-rate suficiente para cubrir toda la escala en X clocks, donde X es el factor de oversampling y, simultáneamente, conseguir la precisión requerida _para_cada_muestra_ en la frecuencia de muestreo base deseada.
He visto en la web de algún fabricante que emplean "1 bit" de ancho variable, lo que viene a ser un engaño disimulado de utilizar varios bits, pero aun así me siguen faltando cosas.
Por ejemplo: 16 bits efectivos a partir de 1 bit y 64x: El bit que se devuelve al integrador es modulado en función de los últimos 3 o 4 bits del comparador de manera que a medida que se detecta que todo son 0 o 1 se aumenta el peso del bit para aumentar el slew-rate.
Me sale que podemos tener una precisión de 6 (64x) + 2 (bit de peso variable) bits, que son 8, pero aun faltan bastantes mas para llegar a 16. Está claro que para señales de baja frecuencia se puede conseguir bastante mas precisión integrando mas pulsos,
128, 256, ... pero en este caso seria una falacia decir que el resultado equivale a 16 bits, pues ello solo seria para la frecuencias mas bajas, quedando bastante menos para las frecuencias próximas a la de Nyquist de la frecuencia de muestreo base (sin oversampling).No se si me explico. Si alguien a leído asta aquí y no está mareado se merece un premio.
Saludos,
Toni