Witam. Próbuję sobie coś stworzyć pod ISE i przyznam, że idzie mi dość opornie. Projekt zredukowałem do możliwie najprostszej postaci żeby się dało go syntezować. Projekt jest robiony jako sch. W projekcie mam dwa swoje pliki vhd będące komponentami. Stworzyłem je przez add source a potem skonwertowałem do symboli i wrzuciłem na schemat. Do schematu dodałem też symbole wybrane z listy. Głownie to była pamięć RAM ale później dla testów dodawałem różne obiekty jak GND czy bramkę INV. No i robię syntezę XST zakończoną sukcesem. Tak samo mam sukces po uruchomieniu Timing Constraints. Uruchamiam I/O Pin Planning - Pre Synthesis, no i PlanAhead daje mi na powitanie okienko z komunikatem:
While importing this netlist, 3 undefined instances were found and converted to black boxes. MAke sure yuo have loaded all intended module definitions before proceeding. Black boxes can be populated by using the Add/Create Source operation and re-running Synthesis Module names: RAMB16_S18, INV, GND
Zamykam i w logach widzę:
WARN: [HD-EDIFIN 0] Could not resolve non-primitive black box cell 'RAMB16_S18' defined in file 'dzielnik_top.vhf' instantiated as 'MEMORY_1K'. WARN: [HD-EDIFIN 0] Could not resolve non-primitive black box cell 'GND' defined in file 'dzielnik_top.vhf' instantiated as 'XLXI_19'. WARN: [HD-EDIFIN 0] Could not resolve non-primitive black box cell 'INV' defined in file 'dzielnik_top.vhf' instantiated as 'XLXI_20'.
Wygląda na to, że definicje moich komponentów widzi i prawidłowo parsuje natomiast jakby nie widział źródeł symboli wziętych z biblioteki symboli. Może coś istotnego pomijam. Byłbym wdzięczny za naprowadzenie mnie na właściwą drogę bo dopiero zaczynam z Webpack. Mam wersję programu 12.3