Xilinx - symulacja ISim

Do you have a question? Post it now! No Registration Necessary

Translate This Thread From Polish to

Threaded View
Witam,
Mam pewien problem. Robię symulację pewnego układu. W dużym
uproszczeniu jest to "czarna skrzynka" do której wchodzi sygnał CLK i
dane D(11:0), na wyjściu mamy WY(11:0). Symulacja przelatuje
poprawnie, ale szlag mnie trafia przy ocenie poprawności symulacji.
Jak ostatni ciul wpisuję paluchami na klawiaturze kolejny dane z szyny
WY(11:0) do excella i dopiero po iluś tam danych zapuszczam
namalowanie wykresu. Nie da się jakoś sprytniej?

Re: Xilinx - symulacja ISim
Stachu Chebel wrote:

Quoted text here. Click to load it

Zrób testbencha który będzie zapisywał wyniki do pliku. Wymuszenia  
też możesz odczytywać z pliku i w ten sposób możesz łatwo porównać  
wyniki symulacji układu i implementacji programowej.

pzdr.
j.


Re: Xilinx - symulacja ISim
Quoted text here. Click to load it
 i
Quoted text here. Click to load it
y
a
ównać
Quoted text here. Click to load it
No i kurde tak mniej więcej zrobię. Co prawda fajnie by było, gdyby
sam symulator miał wbudowaną funkcję "analogowego" wyświetlania
zawartości szyny. Aldec ma taką funkcję. Jeden rzut oka i wiadomo czy
układ działa poprawnie czy nie.

Re: Xilinx - symulacja ISim
Stachu Chebel wrote:

Quoted text here. Click to load it

Czegoś nie rozumiem. Skoro zapisujesz wyniki do pliku to dlaczego nie  
importujesz ich później do arkusza tylko przepisujesz ręcznie? Z tego
co pamiętam można zapisać wyjścia do pliku tekstowego. Nie będzie to tak
proste jak w Aldecu, ale to w końcu tylko kilka kliknięć więcej. Jak chcesz
sobie zautomatyzować robotę to możesz to samo zrobić w R, bez żadnego
klikania.

pzdr.
j.


Site Timeline