verilog2vhdl

Witam,

Znacie jakieś darmowe narzędzia? Jeśli tak, dajcie linka. Guglarka nic ciekawego nie podaje.

Reply to
stchebel
Loading thread data ...

W dniu wtorek, 29 października 2013 19:51:55 UTC+1 użytkownik snipped-for-privacy@gmail.com napisał:

A przy okazji:

always @(posedge dco) begin if (rst) begin count <= 1'b0; gate <= 1'b0; end else if (fcostb) begin count <= count + 1; if (&count) gate <= 1; end end

Co to niby ma znaczyć (&count) ?!

Reply to
stchebel

formatting link

Reply to
Sebastian Biały

Dzięki!

Reply to
stchebel

Jakieś dziwne masz te google, wklepuje "verilog to vhdl" i pierwsze trzy wyniki to już trzy różne programy.

Reply to
Jakub Rakus

- Pierwszy wynik to link na którym jest link, który z kolei nie działa.

- Drugi wynik to pytanie podobne do mojego na edaboard.

- Trzeci to SynaptiCad za jakieś 5k$+.

Reply to
stchebel

Mamy inne google czy raczej wyniki dopasowane do profilu usera stworzonego na bazie wykradzionych danych osobowych. Ja mam takie coś:

formatting link

Reply to
Jakub Rakus

Dzięki za linka.

Reply to
stchebel

ElectronDepot website is not affiliated with any of the manufacturers or service providers discussed here. All logos and trade names are the property of their respective owners.