STM32 architektura pamięci. - Page 2

Do you have a question? Post it now! No Registration Necessary

Translate This Thread From Polish to

Threaded View
Re: STM32 architektura pamięci.
W dniu 2011-05-31 17:06, shg pisze:
Quoted text here. Click to load it

W każdym Corteksie M3 tak jest. Prefetch jest częścią rdzenia, tylko
pobiera 64 bity, nie 128.



Re: STM32 architektura pamięci.
CZyli chodzi o to BF%e tym parametrem nadzwyczjniej zwieksza siEA%
wydajnoB6%E6 proB1%dowB1% tranzystora wyjB6%ciowego w chwili przeB3%B1cza=
nia. Czy
dobrze rozumiem?

Re: STM32 architektura pamięci.
Quoted text here. Click to load it

To co siedzi w tych prockach nosi nazwę zmodyfikowanej architektury
Harvard czyli dwie oddzielne szyny do pobierania instrukcji i przesyłu
danych, ale wspólna przestrzeń adresowa. To jest w zasadzie najbardziej
elastyczne rozwiązanie dzięki któremu program i dane mogą ale nie muszą
być umieszczone w fizycznie oddzielnych pamięciach włącznie z
możliwością odseparowania tylko fragmentów kodu np. procedur obsługi
przerwań. Dosyć adekwatnie przedstawia sytuację chociażby ten diagram:

http://www.eetimes.com/ContentEETimes/Images/Products/NewFolder/2010-11-30_crh_STM_Cortex_MCUs_matrix.jpg

Jak widać, oprócz tradycyjnych szyn I i D jest jeszcze szyna systemowa z
oddzielną przestrzenią adresową umożliwiającą alokację zarówno
instrukcji jak i danych (z przewagą tego drugiego - m.in połączenia z
peryferiami).

Ogólnie we współczesnych architekturach z wielowarstwowymi magistralami
oraz złożonymi hierachiami pamięci i przestrzeniami adresowymi
mapowanymi na wiele równolegle dostępnych zasobów te podziały na
Harvardy i von Neumany wg mnie powoli tracą rację bytu - trzeba patrzeć
na "pełen obrazek".

Pozdrawiam!
Portal

Re: STM32 architektura pamięci.
A powiesz mi jeszcze gdzie znaleBC%E6 opisy (wyjaB6%nienienia) sygnaB3%F3=
w
zegarowych wystEA%pujB1%cych w STM32 i ich preskalerF3%w.
Tylko prosze nie mF3%wcie BF%e jest to w pdfach, bo pewnie tak jest.
Problem w tym, w ktF3%rym?


Re: STM32 architektura pamieci.
In the darkest hour on Mon, 30 May 2011 22:21:15 -0700 (PDT),
Quoted text here. Click to load it

Pewnie w tych od STM32. Za ciebie moze wyszukac te dane jedynie
Google... Odnosze wrazenie, ze bardziej chcesz zrobic sobie wlasnego
ARMA zamiast po prostu pisac na niego programy...

--
[ Artur M. Piwko : Pipen : AMP29-RIPE : RLU:100918 : From == Trap! : SIG:226B ]
[ 08:53:51 user up 12819 days, 20:48,  1 user, load average: 0.90, 0.04, 0.64 ]

We've slightly trimmed the long signature. Click to see the full one.
Re: STM32 architektura pamięci.
Quoted text here. Click to load it

Eh lenistwo...
Nie wiem czy odnosi się również do procka którego używasz, ale np. tu:

http://www.st.com/internet/com/TECHNICAL_RESOURCES/TECHNICAL_LITERATURE/REFERENCE_MANUAL/CD00171190.pdf

od strony 123 wzwyż. Chyba bardziej dogłębne "wyjaśnienia" nie są potrzebne?

Pozdrawiam!
Portal

Re: STM32 architektura pamięci.
Nie nazwEA% tego lenistwem bardziej tym BF%e moBF%e nauczyE6% muszEA% siEA%
szukaE6%.

To jeszcze jedno moBF%e mi wytB3%umaczycie o co proszEA%. O co chodzi z
parametrem GPIO_speed_2MHz? lub 50MHz?
Ale tak fizyczne. Czy Zmiana na wyjB6%ciu nie jest zaleBF%na od szybkoB6%ci
wykonujB1%cego sie programu?

Re: STM32 architektura pamięci.
W dniu 2011-05-31 11:29, slawek7 pisze:
Quoted text here. Click to load it

Ten parametr wpływa na szybkość narastania/opadania sygnału na wyjściu.
Przy pojemnościowym obciążeniu i dużej częstotliwości widać ładnie
zmianę stromości zboczy.

Site Timeline