STM32 architektura pamięci.

Do you have a question? Post it now! No Registration Necessary

Translate This Thread From Polish to

Threaded View
CzeB6%E6.
Zastanawia mnie jedna sprawa dotyczB1%ca tych uC.
Jak to jest z ich architekturB1%. Podobno jest harwardzka?
Tylko dlaczego w dokumentacji pamiEA%E6 jest pokazana jako ciB1%gB3%a czyl=
i
flash potem RAM w adresach rosnB1%cych?
Czy jeB6%li byB3%a by to faktycznie  harwardzka to czy Flash i RAM nie
powinny zaczynaE6% siEA% od zera?

Re: STM32 architektura pamięci.
W dniu 2011-05-30 06:29, slawek7 pisze:
Quoted text here. Click to load it

To co widzi programista nie musi się pokrywać z tym jak fizycznie są
podzielone magistrale.


Re: STM32 architektura pamięci.
Dobrze, ale w takim razie jaka jest fizyczna rF3%BFnica dla programisty.
W ktF3%rym czasie uBF%ytkownik, programista odczuje rF3%znicEA% w
architekturze. Tego nie rozumiem.

Re: STM32 architektura pamięci.
W dniu 2011-05-30 08:05, slawek7 pisze:
Quoted text here. Click to load it

Jedyna różnica jaką zauważysz, to prędkość. Można w jednym cyklu pobrać
(następny) rozkaz z FLASHa i dane (do bieżącego rozkazu) z RAMu.



Re: STM32 architektura pamięci.
Czyli podczas programowania (pisania programu) nie ma BF%adnej rF3%BFnicy?
To po co tak zawsze gB3%oB6%no o tym?
A STM32 jaka ma w koF1%cu architekturEA%, bo czytam o sprzecznych opisach

Re: STM32 architektura pamięci.
Quoted text here. Click to load it

ARMv7-M :)
ARM napisał, że Harvard:
http://www.arm.com/products/processors/cortex-m/cortex-m3.php
Może zmylił rdzeń ARM7TDMI-S, który ma architekturę ARMv4T. Trochę to
zamieszane.

Michał


Re: STM32 architektura pamięci.
A znacie jakieB6% strony poB6%wiEA%cone STM32?
Powiem szczerze BF%e ciEA%BFko siEA% poB3%apaE6% nawet w tych sygnaB3%ach
zegarowych, juz nie mF3%wiB1%c o tym BF%e ciEA%BFko rozszyfrowac to jak to
nazwali. Npco to jest AHB?

Re: STM32 architektura pamięci.
W dniu 2011-05-30 12:16, slawek7 pisze:
Quoted text here. Click to load it

Wszystko jest dostępne na stronie producenta i ewentualnie na stronie
ARM. Chyba nie oczekujesz, że ktoś ci tu będzie przepisywał pdfy?

http://www.st.com/internet/com/TECHNICAL_RESOURCES/TECHNICAL_LITERATURE/PROGRAMMING_MANUAL/CD00228163.pdf

http://www.kamami.pl/index.php?ukey=product&productID18%0078




Re: STM32 architektura pamięci.
Quoted text here. Click to load it

Co prawda to nie stm, ale
tam chyba co nieco było o szynie AHB i VPB.

The Insider's Guide to the Philips ARM7 - Based Microcontrollers

Paweł


Re: STM32 architektura pamięci.
Quoted text here. Click to load it

To trochę tak - z punktu widzenia konstruktora, architektura jest
harwardzka. Są dwie magistrale, koniec, kropka. Z punktu widzenia
programisty - praktycznie von Neuman - jedna przestrzeń adresowa, nie
wiesz, czy odnosisz się do pamięci programu (flash) czy danych (RAM). A
czemu o tym głośno?? Bo gdyby było to zrobione w typowej architekturze
von Neumana, to by działało wolniej i tyle ;)...
Piszesz referat na ten tema, jakąś pracę, czy chcesz zacząć tego używać?
Bo trochę nie wiem, jakiej wiedzy poszukujesz ;)...

--
  Pozdrawiam
  Konop

Re: STM32 architektura pamięci.
ChcEA% zaczB1%E6 tego uBF%ywaE6%.
TB1% ksiB1%BFkEA% co powyBF%ej pokazuje Zbych mam i wg mnie sB1% tam sprze=
czne
rzezcy. Na poczB1%tku pisze o jednym a potem wewnB1%trz coB6% zupeB3%nie
przeciwnego.
Nie mogEA% teBF% zrozumiec o co chodzi w tych wB3%asnie sygnaB3%ach
zegarowych. Aby byB3%o B6%mieszniej nie doszukaB3%em siEA% w BF%adnym pdfie
jakie mogB1% byc wartoB6%ci preskalera dla kaBF%dego z tych sygnaB3%F3w a =
nie
mF3%wiB1%c wB3%asnie co oznaczajB1% niektF3%re skrF3%ty.
CoB6% mi sie wydaje BF%e sB1% to zbyt nowe uC i chyba wiEA%kszoB6%c dziaB3%
a po
omacku.

Re: STM32 architektura pamięci.
W dniu 30.05.2011 19:09, slawek7 pisze:
Quoted text here. Click to load it

Max częstotliwość magistrali zależy od modelu, ST robi wersje z max
zegarem 36, 48, 72 MHz. To wszystko masz w pdfach.


Re: STM32 architektura pamięci.
Quoted text here. Click to load it

    No zaraz, zaraz. Ale jest podstawowa kwestia... program da się uruchomić
tylko z flesha, czy z RAM-u też. Bo jeśli tylko z flesha, to jest to typowa
architektura harwardzka i adresacja ma tu drugorzędne znaczenie. Po prostu
po zdekodowaniu adresu wiadomo do jakiej magistrali się odwołać a co za tym
idzie można nie bawić się z osobnymi instrukcjami do odczytu flesha, jak to
jest w AVR, gdzie przestrzenie adresowe się pokrywają.


Re: STM32 architektura pamięci.
W dniu 30.05.2011 19:24, Marcin Wasilewski pisze:
Quoted text here. Click to load it

Program można też uruchomić z SRAMu.

Michał

Re: STM32 architektura pamięci.
Quoted text here. Click to load it

Ale program będzie wolniej się wykonywał, przynajmniej korzystający z
pamięci danych (w RAM).

Michał


Re: STM32 architektura pamięci.
W dniu 30.05.2011 23:05, Michał Lankosz pisze:
Quoted text here. Click to load it


W datasheecie to rozwiązanie jest zaznaczone jako dla debugu.

Michał

Re: STM32 architektura pamięci.
W dniu 30.05.2011 23:05, Michał Lankosz pisze:
Quoted text here. Click to load it
Ztcw będzie się szybciej wykonywał (i z mniejszym poborem prądu) - FLASH
powyżej 24MHz musi mieć 1 a powyżej 48 - 2 wait-state. RAM - nie.

Quoted text here. Click to load it
Dlaczego?

--
Pozdrawiam
Michoo

Re: STM32 architektura pamięci.

Quoted text here. Click to load it




Elementarne. Jeśli instrukcje programu są pobierane z jednej magistrali, w
tym samym czasie na drugiej magistrali mogą być pobierane dane. W opisywanym
przypadku, gdy będziesz pobierał z SRAM dane, to nie będziesz mógł w tym
czasie pobierać instrukcji. Oczywiście nie każda instrukcja polega na
przesyłaniu danych. Ale na pamięci SRAM zapewne i jakieś DMA działa. A to
wszystko pochłania cykle dostępu.


Re: STM32 architektura pamięci.
W dniu 30.05.2011 23:44, Marcin Wasilewski pisze:
Quoted text here. Click to load it
Tylko Cortex-M3 pracuje w pipeline:
- fetch
- decode (register fetch)
- execute (data fetch/store)

Nie znam na tyle tej architekturze, żeby stwierdzić jak wygląda
dokładnie dostęp do pamięci (zwłaszcza, że może, ale nie musi być osobna
magistrala na dane i instrukcje) - _wydaje_ mi się, że opóźnienie może
się jedynie pojawić przy dostępie zarówno kodu jak i do danych w FLASH.
SRAM jest szybki.

--
Pozdrawiam
Michoo

Re: STM32 architektura pamięci.
Quoted text here. Click to load it

Chyba BF%e jest tam taki myk jak w LPC. Magistrala danych flasha jest
128-bitowa i moBF%e sobie mieE6% nawet kilka WS, ale w jednym cyklu
dostEA%pu pobiera wiEA%cej instrukcji i caB3%oB6%E6 dziaB3%a tak szybko, j=
akby WS
nie byB3%o, chyba BF%e zdarzy siEA% jakiB6% skok.



Site Timeline