różnica pamięci D-RAM oraz Sync D-RAM

Do you have a question? Post it now! No Registration Necessary

Translate This Thread From Polish to

Threaded View
Witam
Przejrzałem pdf-a o pamięci synchronicznej DRAM i nie rozumiem po co
wprowadzono / wymyślono takie pamięci. Kiedyś do ATARI ST dołożyłem więcej
pamięci. Wtedy wydawało mi się że do sterowania pamięcią w zupełności
wystarczy sygnał -RAS, -CAS i -WR, oczywiście teĹź  dane i multiplekserowany
adres. A teraz Do standardowych sygnałów -RAS, -CAS, -WR dołożono jeszcze
CLK i CKEN i powiedziano że CAS i RAS mają się zmieniać synchronicznie z
zegarem. To na czym polega ten zysk i ulepszenie?  Niestety cały pdf
oczywiście jest po angielsku i pewnie dlatego czegoś nie zrozumiałem.

pozdrawiam MArek

Re: różnica pamięci D-RAM oraz Sync D-RAM

Quoted text here. Click to load it
po co
Quoted text here. Click to load it
ST do�oşy�em wi�c
Quoted text here. Click to load it
pami�ci� w zupe�no�ci
Quoted text here. Click to load it
multiplekserowany
Quoted text here. Click to load it
do�oşono jeszcze
Quoted text here. Click to load it
zmienia� synchronicznie z
Quoted text here. Click to load it
zrozumia�em.
Quoted text here. Click to load it

==============

A pamiętasz jak często wieszały się wówczas pecety napędzane zegarem rzędu
10-12MHz? RAS i CAS były często robione na RC , wystarczyła zmiana temperatury
, aby zmnieniła się stała czasowa , no i wszystko szło w maliny.
Rozwiązaniem są układy synchroniczne w których wszelkie sygnały z określonymi
restrykcjami czasowymi są uzależnione od CLK. Przy częstotliwościach na jakich
dzisiaj jeździmy , układ asynchroniczny nie ma prawa w praktyce działać.

MH

--
Wysłano z serwisu Usenet w portalu Gazeta.pl -> http://www.gazeta.pl/usenet /

Re: różnica pamięci D-RAM oraz Sync D-RAM
[ciach]

Quoted text here. Click to load it
napędzane zegarem rzędu
Quoted text here. Click to load it
moim skromnym zdaniem nie częściej niż te dzisiejsze.

Quoted text here. Click to load it
zmiana
Tak było w spektrusiu i to było żle robione. Nikt nie
bronił i np w ST lub Amiga CAS i RAS był generowany
przez specjalizowany układ (chyba wręcz MMU) na
podstawie zegara systemowego. Tam wszelkie opóźnienia
były generowane z zegara i były zawsze stabilne.

Quoted text here. Click to load it
których wszelkie sygnały z
Quoted text here. Click to load it
CLK. Przy
asynchroniczny nie ma
Quoted text here. Click to load it
Niech CAS i RAS są generowane synchronicznie do
jakiegoś zegara. Nadal nie rozumię dlaczego ten zegar
ma być dołączony do pamięci. Prost przykład UART
generuje sygnału RS-a w oparciu o kwarc a nie układ RC.
Układ odbiorczy nie wymaga sygnalu CLK aby odebrać
poprawnie wygenerowany sygnał.

pozdrawim MArek

Re: różnica pamięci D-RAM oraz Sync D-R AM
W dniu 2011-03-04 21:09, ToTylkoJa pisze:

Quoted text here. Click to load it

Dlatego, że dzisiaj pamięć to jest układ potokowy. W czasie gdy jedna
dana jest wysyłana na zewnątrz, to już następne wiersze są pobierane z
bebechów pamięci. A do tego przydaje się zegar (najlepiej wielofazowy).

  Prost przykład UART
Quoted text here. Click to load it

A z jaką prędkością działa UART?

Site Timeline