Po co jest wejscie zegarowe w GAL-u?

Troszkę zacząłem się bawić PLD i ispLEVER (na razie graficznie na brameczkach) niestety nie mam pojęcia do czego jest fizyczne wejście zegarowe.

Ps. jak zmusić ispLEVER żeby dane wyjście na schemacie podłączył do danego pinu a nie "jak mu lepiej pasuje".

Reply to
Maksymilian Dutka
Loading thread data ...

Użytkownik Arek napisał:

Tak, z PLD nigdy nie miałem do czynienia.

Rzeczywiście, wejść zerarowych przeżutników nie można "podłaczyć" do czegoś innego niż wejście zerarowe w GAL-u, a myślałem że można.

Reply to
Maksymilian Dutka

Użytkownik Mister napisał:

Myślałem że to obojętne z czego pochodzi sygnał zegarowy, niestety tak nie jest.

Reply to
Maksymilian Dutka

Pominąwszy drobny fakt, że takie podejście raczej nie powinno być stosowane ze względu na wprowadzanie sygnałów asynchronicznych do struktury, to zabieg dowolnego formowania zegarów i wprowadzania zegarów na magistralę zegarową z niemal dowolnego miejsca struktury dostępne jest chyba tylko w układach FPGA. Tę własność stosuje się jednak raczej np. do bramkowania sygnału zegarowego przy pomocy specjalnie do tego celu przeznaczonych bramek (odseparowanych od innych) i z gwarantowanym wyrównywaniem opóźnień pomiędzy magistralami zegarowymi oraz do układów powielania częstotliwości. Wprowadzenie asynchronicznych zegarów na magistralę zegarową (lub bezpośrednio na wejścia zegarowe przerzutników) może powodować hazardy i nieprzewidywane oscylacje. Dlatego też należy stosować raczej dedykowane wejścia zegarowe, które również mają gwarantowany (i jednakowy dla wszystkich) czas opóźnienia sygnału do wszystkich magistral zegarowych wewnątrz struktury.

Reply to
Bartosz Sarama

ElectronDepot website is not affiliated with any of the manufacturers or service providers discussed here. All logos and trade names are the property of their respective owners.