Jaki uC proponujecie ??

Do rozważenia !!

Dokładnie tak.. Wracając do głównego wątka , jaki proceg sugerujesz ??

MH

Ja co prawda robię na Xilinx'ie , ale ponieważ całość jest jeszcze w fazie projektu , dlaczego nie Altera?? Sądzę , że cały ten bajzel można zapakować do EP3C120. Jak kształtują się ceny układów Altery?? Tak mniej więcej ...

MH

Znosnie. W mniejszych troche placisz za pamiec szeregowa EPCS do konfiguracji, wieksze laduja config z flasha CFI.

ATSD Pszemol, to juz jest C4...

Szczerze mówiąc średnio wyobrażam sobie podłączenie do jednego FPGA

32 przetworników @ 12 bit i koszących @ 50Ms/s. Albo wychodzi mi bardzo dużo pinów (>400), albo nierealnie wysokie częstotliwości na multipleskowanej magistrali do nich.

50Msps to jest wolno jak na FPGA. 400 pinow to 'srednio' - sa mniejsze, sa wieksze (800-1000 pinow). Interfejsy szeregowe na drozszych FPGA daja rade 3.125 i 6.25Gbps (serdes jest w FPGA). Nie da sie tego zrobic na najtanszym Cyclone1, ale nie trzeba tutaj siegac po najdrozsze FPGA.

bląd..

Coś mi się wydaje , że kolega nie jest na bieżąco. Jakie 400 pinów ?! Na n-bitowy przetwornik potrzeba 4 piny !! Dane (LVDS) 2 piny , zegarek-1 pin , FRAME - 1 pin. Jakie nierealne częstotliwości ?! 12*50MHz=600MHz. Każdy Virtex-2 łyka to bez problemu !! SPRAWDZONE PRAKTYCZNIE !!

MH

Znajdzie sie tam 50 odbiornikow LVDS, czy przy synchronicznym zegarze nie trzeba specjalnego odbiornika ?

J.

=============

Z całym szacunkiem , ale ... nie rozumiem pytania !! Mógłbyś to jakoś tak inaczej sformułować ?? Tak po inżyniersku , precyzyjnie (bez obrazy). POWAŻNIE !! Domyślam się o co Ci chodzi :

1) a niechaj i będzie N przetworników M-bitowych. Skoro np. Virtexy mają "wjazdy" LVDS , to po kiego jakieś "specjalne odbiorniki" ?? SPRAWDZONE PRAKTYCZNIE - DZIAŁA !!

2) Co to jest cyt. "synchronicznym zegarze" ?? Masło maślane !!

MH

=================

Nie mam doświadczenia w "Alterach" , na Virtex'sie deser śmiga bezproblemowo. Nawet taki nasmarowany na sch , bądź w VHDL'u.

MH

To zle, "Altery" dobre som ;-)

Bo to taki troche madrzejszy rejestr przesuwny. W Alterach tez nie ma problemu.

Wszystko jest pieknie dopoki napiecia wysokie a sygnal sie zmienia synchronicznie z zegarem i wystarczy pare bramek i przerzutnikow zeby odebrac.

Jak sygnal ma wlasny zegar a napiecie spadlo na dluzszym kablu, to trzeba specjalny odbiornik .. i czy jest ich 50 na pokladzie ?

J.

LVDS to transmisja roznicowa, w obrebie plytki (nawet duzej) starczy Ci mocy na odebranie wszystkiego. O, wlasnie przeczytalem ze multipoint tez mozna robic (chociaz trzeba uwazac z impedancja przy wiekszych predkosciach). Do backplane'ow dla 19'' tez wstawia sie LVDS (no, do tych na drozszym laminacie ;-) ).

Altera ma. Np: w najmniejszym EP3C5 w UBGA (musialem, cholera, PDFa szukac!) mozesz miec 62 kanaly LVDS. Max jaki znalazlem to 221 dla EP3C120, wiec problemu nie ma z podlaczaniem przetwornikow. PDFa do Stratixa to sie boje ogladac, bo jeszcze wyjdzie ze 500 albo 1000 kanalow maja ;-)

=================

Odnoszę wrażenie , że Kolega nigdy nic nie projektował lub wręcz nawet nie czytał n/t transmisji LVDS. Rada : jak się na czymś nie znam , to albo pytam albo milczę. Broń Panie Boże nie udzielam porad...

MH

Tak tego (jeszcze) nie przeliczalem. Ale za to szybie i duuuze som.