CPLD - po co to komu?

W dniu 16.02.2015 o 10:11, snipped-for-privacy@gmail.com pisze:

Cena sprzedaży układu często ma niewiele wspólnego z kosztami jego produkcji. Wydaje mi się, że fakt konieczności załadowania mapy połączeń w FPGA z zewnętrznej pamieci konfiguracyjnej w pewnych sytuacjach może być mocno kłopotliwy bo wymaga trochę czasu od chwili właczenia układu. A jeśli chodzi o cenę, to są małe CPLD Xilinxa za kilka zł, a nie widziałem choćby najprostszego FPGA w tej cenie razem z pamiecią konfiguracyjną, że o upierdliwości zasilania nie wspomnę :-)

Pozdrawiam Grzegorz

W dniu 16.02.2015 o 10:51, Grzegorz Kurczyk pisze:

Tak se myślę, że można by zrezygnować z produkcji TTL-i bo jest ich tyle typów i każdy inny (czyli inna maska do naświetlania). Zamiast tego prosty układ CPLD klepany w obudowie DIP-14/16/18 itd. Taki XC2C32A byłby w stanie zastąpić chyba każdy standardowy układ z serii TTL (za wyjątkiem jakiś buforów wysokonapięciowych itp). Pakować taką wstępnie zaprogramowaną strukturę z standardową obudowę DIP/SMD tak aby pełniła funkcję któregoś z układów serii TTL i tylko na obudowie wydrapać odpowiedni napis. Dodatkową ciekawostką byłaby możliwość przerobienia sobie w każdej chwili posiadanego 7400 na 7474 :-)

Pozdrawiam Grzegorz

Jeszcze ciekawsza byłaby cena...

Grzegorz Kurczyk pisze: [..]

Nie da rady, czasem stosuje się pojedyncze bramki jako izolacja I/O coby duży drogi scalak nie padł tudzież urządzenie nagle nie przestało działać. Rynek reguluje się sam, jak coś nie schodzi to znika, wszelkie próby regulacji na siłę kończą się fatalnie (choćby ROHS) dla klienta końcowego oczywiście. Możesz swój pomysł wprowadzić w życie, zobaczysz czy ma rację bytu.

W dniu 16.02.2015 o 11:28, AlexY pisze:

Ale ja wcale nie mam zamiaru niczego regulować :-) Tak jak pisałem nie wszystkie układy TTL da się zastąpić tą metodą. Jest już pewna namiastka, to znaczy wielofunkcyjne bramki

Jedna pchełka, która potrafi wcielić się w różne funkcje logiczne, tyle że "programowana" na zewnątrz przez zworki ;-)

Pozdrawiam Grzegorz

On 2015-02-16 10:46, J.F. wrote: [...]

A po co robić kość "na zamówienie" gdy w układzie masz np. 100-pinowy MCU i dodatkowo potrzebujesz jedynie np. trzech NOT-ów? :-D

Użytkownik "RoMan Mandziejewicz" napisał w wiadomości Hello Grzegorz,

Jesli 250 mld tranzystorow (karta pamieci) kosztuje 40 zl, to ile kosztuje pare setek, gora tysiecy ? :-)

J.

pewnie 36 zł bo koszt wytworzenia to kilka zł reszta to logistyka i zysk

Dlatego najlepsze jest połączenie CPU z maleńkim układem logiki programowalnej na jednym chipie. Np. PICe miewają bloki CLC, mój ulubiony ma ich właśnie 3. :-)

Do tego multiplekser bloków funkcjonalnych na pinach IO i najpierw wygodnie projektujemy płytkę, a potem myślimy co na co zmapować.

Pozdrawiam, Piotr

Są chipy z wewnętrznym flashem, np. ProASIC firmy ACTEL. Ale też nie działają "od razu".

Pozdrawiam, Piotr

W dniu 2015-02-16 o 14:11, J.F. pisze:

Jesteś pewien że to 250mld a nie 250mln? :)

W dniu 2015-02-16 o 11:28, AlexY pisze:

Kiepska ta ochrona, ostatnio naprawiałem płytkę na której było połączenie cpu + HC04 +ul2003, i padły właśnie hc04 i uszkodziły niektóre wyjścia procka, na wejściu też wątpię aby się lepiej spisały, więc nie tędy droga, uln-y były wszystkie dobre :)

Użytkownik "J.F." <jfox snipped-for-privacy@poczta.onet.pl> napisał w wiadomości news:54e1ec81$0$2170$ snipped-for-privacy@news.neostrada.pl...

40 zł plus koszt dezaktywacji zbędnych 249 mln tranzystorów. :)

1) Kosztuje ponad 60zł na pierwszym linku z google. CPLD najmniejszy (oczywiście o wiele skromniejszy ale sam porównujesz dwa różne światy) to koło 20zl i w dodatku da się kupić w detalu bez problemu. 2) Nie ma 5V tollerant I/O co ma kluczowe znaczenie w wielu projektach. Niektóre FPGA miewaly absolutnie idiotyczne wymogi dotyczące zasilania, dalej bywa że mają po 2 napięcia. 3) obudowa najmniejszego Spartana to katastrofa przy prototypowaniu, CPLD czasem da się zrobić na jednej warstwie, co więcej najtańsze kostki Xilinxa sa np. w PLCC. FPGA są więc dalece bardziej niedostepne dla amatorów niż CPLD. 4) technologia Spartana to rzedy wielkości mniejsza ścieżka. Jak Ci wysokoenergetyczna czastka zrobi puk to CPLD okaże się niezła alternatywą. Z resztą czasem wystarczy klapiący przekaźnik do silnika metr dalej. 5) potrzebuje 20bramek, kilka przerzutników i tyle.Po ch... mi FPGA?

Po to samo dlaczego do dzisiaj porodukuje się TL071 i 8051. Bo lepsze niepotrzebne a dodatkowe ficzery to czesto kłopot. Kazda nisza na rynku bedzie wypełniona.

Użytkownik "janusz_k" napisał w wiadomości W dniu 2015-02-16 o 14:11, J.F. pisze:

32 GB to jednak ~256 mld bitow ....

Pomijajac plotki o wielowartosciowosci ... to ile wychodzi nm^2 na bit ?

J.

W dniu 16.02.2015 o 20:44, Sebastian Biały pisze:

/ciach/

Z resztą się zgodzę, ale tu nie bardzo. Naprawdę ktoś jeszcze używa 5V zamiast 3V3/2V5 jako podstawowego napięcia układu? Po co? Przecież dla zdecydowanej większości "czegokolwiek nowoczesnego z wyjściem cyfrowym" i tak trzeba wtedy robić glue-logic, bo 3V6 to ich absolutne maksimum.

A czemu logistyka i zysk nie powodują, że 7400 i 7474 nie kosztuje 36 zł?