Witam, czy orientuje się ktoś, jak wykonać (lub w jaki sposób są wykonane) obwody wejściowe analizatorów stanów logicznych. Problem jest następujący: przykładowo mamy 8 linii danych i wejście ustawiające poziom przełączenia (próg np. w zakresie -1-5.4V) - czyli interpretację sygnału cyfrowego (np. dla TTL 5V -> 1.4V, dla HC -> 2.5V). Czasem jest ono ustawiane cyfrowo (ze skokiem np. 50mV). Zasadniczo wystarczyłoby umieścić 8 komparatorów, tylko że jest jeden mankament - częstotliwość pracy - minimum to 100MHz, a spotyka się nawet 500MHz. A nie spotkałem się jak do tej pory z takimi komparatorami. Poszukuję konkretnego układ/ rodzina układów/ ich parametrów oraz gotowych aplikacji (oczywiście w rozsądnej cenie i dającego się zamówić). A może koś z was projektował coś podobnego i uzyskał podobne parametry? Czy może gdzieś na sieci są gotowe schematy?
Pozdr