Unterschiede Knopfzellen

vom Ausgang des Komparators. Dabei kann der Zustand des letzten Bits

(Einschwingzeit...). Idealerweise sollte das nicht passieren, aber was ist schon ideal?

DoDi

Reply to
Hans-Peter Diettrich
Loading thread data ...

Deswegen habe ich ja gefragt, was er unter einem Multimeter versteht.

liegts dann nicht unbedingt.

Guido

Reply to
Guido Grohmann

Hi Hans-Peter,

Nein. Ein guter ADC klappert nicht mit dem letzten Bit, de facto aufgrund des Rauschens vielleicht schon, aber auch nur dann, wenn er

der deutsche Wikipediaartikel zum Thema ist bemerkenswert richtig, im Gegensatz zu ganz viel Appnotes diverser Unternehmen :-(

formatting link

formatting link

formatting link

grottige Darstellung der falschen Kennlinie, die sogar bis zum bitteren

3/2 breiten Schritt 7 ausgezeichnet wurde. Darunter schreibt er dann auch noch "Ideale A/D-Umsetzerkennlinie". Man zeige mir einen realen

nachgewiesen, nicht mit falschem Bild im Datenblatt. Abbildung 15 hingegen ist wieder korrekt. Wer das Kapitel 3 dort verstanden hat, erkennt, warum es so ist. Wer nicht, verwendet die falschen Bilder weiter. Es ist erschreckend wie sich die falschen Darstellungen halten... Abbildung 22 folgt der falschen Abbildung 2 (wenigsten konsequent ;-) Seltsamerweise kommt das aber nur beim Flashwandler vor, wenn davor die falsche Kennlinie aufgetragen wurde.

Marte

Reply to
Marte Schwarz

Nein, er klappert mit allen Bits bis er eine Wandlung komplett hat. Das sollte eigentlich auch klar sein, wenn man schon ans Eingemachte geht. Kennst Du auch eine Beschreibung dieses Algorithmus?

DoDi

Reply to
Hans-Peter Diettrich

Hi Hans-Peter,

Es soll bereits Ingenieure gegeben haben, die den Sinn eines Ausgangslatches zur Vermeidung des von Dir beschriebenen Unfugs entdeckt haben.

Anscheinend kompletter als Du.

Marte

Reply to
Marte Schwarz

Trotzdem passiert dieser "Unfug" vor dem Latch, und *dort* wird der

DoDi

Reply to
Hans-Peter Diettrich

Marte Schwarz:

Wieso "historisch"? Die gibt es auch noch neu:

--
Arno Welzel 
https://arnowelzel.de
Reply to
Arno Welzel

ein Problem, wenn die Signalquelle 1/f-Charakteristik aufweist, NF-Signale

Je nach Totband (z.B. gar keins) wackelt der am Ausgang mit dem LSB nach der Messung (nachdem er sich an einen statischen Wert angeschlichen hat).

--
mfg Rolf Bombach
Reply to
Rolf Bombach

klappert so ein ADC prinzipbedingt immer mit dem letzten Bit.

DoDi

Reply to
Hans-Peter Diettrich

Ja, genau. Die Differenz kann man aber mit zwei Komparatoren erfassen (weia, ich hab da noch mit uA710 rumexperimentiert). Ein neurotischer

der Wandler nicht wackelt. Mit meinem Aufbau hat es allerdings nicht wirklich gut funktioniert, und mit Wackeln gings irgendwie besser :-).

Jack Gifford

--
mfg Rolf Bombach
Reply to
Rolf Bombach

dem Schrott gezogen hatte. Nach einigem Studieren stellten sie sich als

Versuch macht kluch :-)

DoDi

Reply to
Hans-Peter Diettrich

Hi Hans-Peter,

Nur wenn man es dilletantisch macht und das Ausgangslatch wegspart. Man kann das Ausgangssignal des Komparators einfach nutzen, um das Latch zu triggern und dann wackelt da systembedingt nichts mehr.

Marte

Reply to
Marte Schwarz

Hi Rolf,

Ui nein, bitte nicht. Da nimmt man das Ausgangslatch, wie bei allen anderen Wandlern auch, das nach Ende der Wandlung den Wert speichert, bis wieder ein valider Wert festgestellt wurde. Getriggert wird das in dem Fall direkt vom Komparator. Ab da wird immer der Wert genommen, wenn der Komparator in einer der Richtungen umgeschaltet hatte und damit steht das Ausgangssignal auch stabil, wenn die Spannung bleibt. Keiner will von

halten.

Marte

Reply to
Marte Schwarz

Hi Hans-Peter,

Doch. Wenn der Komparator von "zu hoch" auf "zu niedrig" umschaltet (oder meinetwegen auch umgekehrt), dann nimmt man dessen Flanke am Ausgang und triggert damit das Ausgangslatch. Genau diesen Schaltvorgang

dieser immer von der gleichen Richtung kommt, gibt es das Problem mit dem Wackeln nicht. Die Zwischenwerte, die der Wandler nach dem Start

Werte beim internen DAC beim Rampenverfahren oder auch bei der sukzessiven Aproximatioon. Noch nicht mal beim Flash-Wandler spart man sich sinnvollerweise dieses Latch, weil bei der Codewandlung

auf keinen Fall als Ausgabewert sehen will.

Marte

Reply to
Marte Schwarz

Marte Schwarz schrieb:

fertig, es gibt keine Anzeige "valider Wert". Ausgangslatch ist bei jedem Takt.

Wenn man das anders haben will, muss man einen S/H vorschalten.

--
mfg Rolf Bombach
Reply to
Rolf Bombach

Mir geht es keinesfalls um das Einsparen eines Latches, sondern vielmehr um die Probleme, die man sich mit Deinem Vorschlag einhandeln kann:

Bei einem schnellen Sinus oder Dreieck liefert Dein Latch nur einen einzigen Wert pro Periode, irgendwo zwischen Minimum um Maximum des

Zustand umschaltet.

Wenn man hingegen auch das letzte (zappelnde) Bit lesen kann, dann kann man immerhin feststellen, ob der DAC sich auf den Signalpegel

mindestens zwei Umschaltpunkte pro Periode, nicht nur einen, sehr zur Freude von Shannon.

verzichten.

Ansonsten kommt man nicht um ein Latch herum, wenn der ADC mehr Bits hat als der Datenbus. Dann bestimmt aber der *Controller* den Zeitpunkt des Latchens, nicht der Komparator. Beim 10 Bit ADC des 8 Bit ATmega ist das

DoDi

Reply to
Hans-Peter Diettrich

Hans-Peter Diettrich schrieb:

eben signal averager nehmen :-]. Wir hatten einen mit 64 Komparatoren und IIRC 6 bit. Ganz sicher bin ich nicht, da es da irgendwelche Tricks

Publikation ist jedenfalls der falsche genannt (PAR 4202) :-(

Nachfolger mit Bildschirm, letzte Stufe vor dem DSO:

formatting link

--
mfg Rolf Bombach
Reply to
Rolf Bombach

Marte Schwarz schrieb:

linear (abgesehen von den Treppenstufen) an. Da ist nichts erratisch. Dieses

--
mfg Rolf Bombach
Reply to
Rolf Bombach

ElectronDepot website is not affiliated with any of the manufacturers or service providers discussed here. All logos and trade names are the property of their respective owners.