SpiceModell für Leistungsröhre

Am 29.03.2018 um 20:05 schrieb Peter Thoms:

Poste halt das .asc.

View --> FFT

Reply to
Dieter Wiedmann
Loading thread data ...

Am 30.03.2018 um 09:22 schrieb Dieter Wiedmann:

Hallo,

vielen Dank erstmal, das ist doch schon mal ein Hinweis.

Peter

Reply to
Peter Thoms

Am 02.04.2018 um 18:39 schrieb Dieter Wiedmann:

Hallo,

Kennlinienblatt verglichen und graphisch per Hand dem angeglichen (mu:

Mir war so, das die Ausgangsleistungssumme im ltspice wohl gar nicht bis nicht nennenswert anders erschien. Gut, ich werde das noch einmal von vorne Durchhecheln. Mal sehen was ich schaffe.

vielen Dank peter

Reply to
Peter Thoms

Hallo,

ja, vielen Dank, das wars.

peter

Reply to
Peter Thoms

Am 02.04.2018 um 18:39 schrieb Dieter Wiedmann:

Ltspice

+++ Version 4 SHEET 1 1592 680 WIRE 192 -144 16 -144 WIRE 240 -144 192 -144 WIRE 400 -144 320 -144 WIRE 544 -144 480 -144 WIRE 1040 -144 736 -144 WIRE 1136 -144 1040 -144 WIRE 1312 -144 1216 -144 WIRE 1488 -144 1312 -144 WIRE 16 -112 16 -144 WIRE 368 -80 320 -80 WIRE 736 -80 736 -144 WIRE 736 -80 432 -80 WIRE 1488 -72 1488 -144 WIRE 1040 -64 1040 -144 WIRE 1312 -64 1312 -144 WIRE 16 -16 16 -32 WIRE 80 -16 16 -16 WIRE 144 -16 80 -16 WIRE 272 -16 144 -16 WIRE 320 -16 320 -80 WIRE 320 -16 272 -16 WIRE 80 16 80 -16 WIRE 144 16 144 -16 WIRE 272 16 272 -16 WIRE 320 16 320 -16 WIRE 544 64 544 -144 WIRE 544 64 464 64 WIRE 1040 80 1040 0 WIRE 1312 80 1312 0 WIRE 1488 80 1488 8 WIRE 80 112 80 96 WIRE 144 112 144 96 WIRE 144 112 80 112 WIRE 272 112 272 96 WIRE 320 112 320 96 WIRE 320 112 272 112 WIRE 144 128 144 112 WIRE 320 128 320 112 WIRE 464 128 464 64 WIRE 544 128 544 64 WIRE 96 176 -48 176 WIRE 272 176 240 176 WIRE -48 256 -48 176 WIRE 240 256 240 176 WIRE 240 256 -48 256 WIRE 464 272 464 192 WIRE 544 272 544 208 WIRE 544 272 464 272 WIRE -48 288 -48 256 WIRE 128 288 128 240 WIRE 304 288 304 240 WIRE 304 288 128 288 WIRE 128 320 128 288 WIRE -48 480 -48 368 WIRE 128 480 128 400 WIRE 128 480 -48 480 WIRE 432 480 128 480 WIRE 544 480 544 272 WIRE 544 480 432 480 WIRE 128 528 128 480 FLAG 128 528 0 FLAG 1040 80 0 FLAG 1312 80 0 FLAG 1488 80 0 FLAG 192 -80 0 SYMBOL res 416 384 R0 SYMATTR InstName Rgen1 SYMATTR Value 4445.704 SYMBOL voltage 544 112 R0 WINDOW 123 24 124 Left 2 WINDOW 39 24 152 Left 2 WINDOW 3 24 180 Left 2 SYMATTR SpiceLine Rser=300 SYMATTR Value 2700 SYMATTR InstName V1 SYMBOL AutoGenerated\\3-500ZG 144 176 R0 SYMATTR InstName U1 SYMBOL voltage 128 304 R0 WINDOW 123 24 124 Left 2 WINDOW 39 24 152 Left 2 SYMATTR Value2 AC 100 SYMATTR SpiceLine Rser=50 SYMATTR InstName V2 SYMATTR Value SINE(0 120 7100k 1ms) SYMBOL res -64 272 R0 SYMATTR InstName R2 SYMATTR Value 33 SYMBOL AutoGenerated\\3-500ZG 320 176 R0 SYMATTR InstName U2 SYMBOL cap 1024 -64 R0 SYMATTR InstName C1 SYMATTR Value 329pF SYMBOL ind 1120 -128 R270 WINDOW 0 32 56 VTop 2 WINDOW 3 5 56 VBottom 2 SYMATTR InstName L1

SYMBOL cap 1296 -64 R0 SYMATTR InstName C2 SYMATTR Value 1612pF SYMBOL res 1472 -88 R0 SYMATTR InstName Rload1 SYMATTR Value 50 SYMBOL cap 432 -96 R90 WINDOW 0 0 32 VBottom 2 WINDOW 3 32 32 VTop 2 SYMATTR InstName C3 SYMATTR Value 1n SYMBOL ind 0 -128 R0 SYMATTR InstName L2

SYMATTR SpiceLine Rser=1 SYMBOL ind 336 -160 R90 WINDOW 0 5 56 VBottom 2 WINDOW 3 32 56 VTop 2 SYMATTR InstName L3

SYMBOL res 496 -160 R90 WINDOW 0 0 56 VBottom 2 WINDOW 3 32 56 VTop 2 SYMATTR InstName R1 SYMATTR Value 10 SYMBOL cap 176 -144 R0 SYMATTR InstName C4 SYMATTR Value 2n SYMBOL cap 448 128 R0 SYMATTR InstName C5

SYMBOL ind 128 0 R0 SYMATTR InstName L4

SYMBOL ind 304 0 R0 SYMATTR InstName L5

SYMBOL res 64 0 R0 SYMATTR InstName R4 SYMATTR Value 47 SYMBOL res 256 0 R0 SYMATTR InstName R5 SYMATTR Value 47 TEXT 160 512 Left 2 !.tran 1.5ms uic TEXT 160 544 Left 2 !.include 3-500ZG.inc TEXT 160 592 Left 2 !;.ac dec 1000 1000k 30000k TEXT 768 144 Left 0 !;AC DEC 1000 3550000 2,84E+07 TEXT 768 208 Left 0 ;Power level: 750 watts TEXT 768 240 Left 0 ;Frequency: 7.1M TEXT 768 272 Left 0 ;Network Zin: 4.446k TEXT 768 304 Left 0 ;Network output termination: 50 TEXT 768 336 Left 0 ;Rgen is generator internal impedance as specified TEXT 768 368 Left 0 ;Vgen is based on sum of Rgen and network Zin TEXT 768 432 Left 0 ;Drawn by PI-EL TEXT 80 -224 Left 2 ;Falsche Beispiele, wurden mit piel teilweise nur mit einer Triode gerechnet

+++

peter

Reply to
Peter Thoms

Am 02.04.2018 um 18:39 schrieb Dieter Wiedmann:

Ltspice

+++ Version 4 SHEET 1 1612 680 WIRE 192 -144 16 -144 WIRE 240 -144 192 -144 WIRE 400 -144 320 -144 WIRE 544 -144 480 -144 WIRE 1040 -144 736 -144 WIRE 1136 -144 1040 -144 WIRE 1312 -144 1216 -144 WIRE 1488 -144 1312 -144 WIRE 16 -112 16 -144 WIRE 368 -80 320 -80 WIRE 736 -80 736 -144 WIRE 736 -80 432 -80 WIRE 1488 -72 1488 -144 WIRE 1040 -64 1040 -144 WIRE 1312 -64 1312 -144 WIRE 16 -16 16 -32 WIRE 80 -16 16 -16 WIRE 144 -16 80 -16 WIRE 272 -16 144 -16 WIRE 320 -16 320 -80 WIRE 320 -16 272 -16 WIRE 80 16 80 -16 WIRE 144 16 144 -16 WIRE 272 16 272 -16 WIRE 320 16 320 -16 WIRE 544 64 544 -144 WIRE 544 64 464 64 WIRE 1040 80 1040 0 WIRE 1312 80 1312 0 WIRE 1488 80 1488 8 WIRE 80 112 80 96 WIRE 144 112 144 96 WIRE 144 112 80 112 WIRE 272 112 272 96 WIRE 320 112 320 96 WIRE 320 112 272 112 WIRE 144 128 144 112 WIRE 320 128 320 112 WIRE 464 128 464 64 WIRE 544 128 544 64 WIRE 96 176 -48 176 WIRE 272 176 240 176 WIRE -48 256 -48 176 WIRE 240 256 240 176 WIRE 240 256 -48 256 WIRE 464 272 464 192 WIRE 544 272 544 208 WIRE 544 272 464 272 WIRE -48 288 -48 256 WIRE 128 288 128 240 WIRE 304 288 304 240 WIRE 304 288 128 288 WIRE 128 320 128 288 WIRE -48 480 -48 368 WIRE 128 480 128 400 WIRE 128 480 -48 480 WIRE 544 480 544 272 WIRE 544 480 128 480 WIRE 128 528 128 480 FLAG 128 528 0 FLAG 1040 80 0 FLAG 1312 80 0 FLAG 1488 80 0 FLAG 192 -80 0 SYMBOL voltage 544 112 R0 WINDOW 123 24 124 Left 2 WINDOW 39 24 152 Left 2 WINDOW 3 24 180 Left 2 SYMATTR SpiceLine Rser=300 SYMATTR Value 3100 SYMATTR InstName V1 SYMBOL AutoGenerated\\3-500ZG 144 176 R0 SYMATTR InstName U1 SYMBOL voltage 128 304 R0 WINDOW 123 24 124 Left 2 WINDOW 39 24 152 Left 2 SYMATTR Value2 AC 100 SYMATTR SpiceLine Rser=50 SYMATTR InstName V2 SYMATTR Value SINE(0 120 3850k 1ms) SYMBOL res -64 272 R0 SYMATTR InstName R2 SYMATTR Value 33 SYMBOL AutoGenerated\\3-500ZG 320 176 R0 SYMATTR InstName U2 SYMBOL cap 1024 -64 R0 SYMATTR InstName C1 SYMATTR Value 171pF SYMBOL ind 1120 -128 R270 WINDOW 0 32 56 VTop 2 WINDOW 3 5 56 VBottom 2 SYMATTR InstName L1

SYMBOL cap 1296 -64 R0 SYMATTR InstName C2 SYMATTR Value 953pF SYMBOL res 1472 -88 R0 SYMATTR InstName Rload1 SYMATTR Value 50 SYMBOL cap 432 -96 R90 WINDOW 0 0 32 VBottom 2 WINDOW 3 32 32 VTop 2 SYMATTR InstName C3 SYMATTR Value 1n SYMBOL ind 0 -128 R0 SYMATTR InstName L2

SYMATTR SpiceLine Rser=1 SYMBOL ind 336 -160 R90 WINDOW 0 5 56 VBottom 2 WINDOW 3 32 56 VTop 2 SYMATTR InstName L3

SYMBOL res 496 -160 R90 WINDOW 0 0 56 VBottom 2 WINDOW 3 32 56 VTop 2 SYMATTR InstName R1 SYMATTR Value 10 SYMBOL cap 176 -144 R0 SYMATTR InstName C4 SYMATTR Value 2n SYMBOL cap 448 128 R0 SYMATTR InstName C5

SYMBOL ind 128 0 R0 SYMATTR InstName L4

SYMBOL ind 304 0 R0 SYMATTR InstName L5

SYMBOL res 64 0 R0 SYMATTR InstName R4 SYMATTR Value 47 SYMBOL res 256 0 R0 SYMATTR InstName R5 SYMATTR Value 47 TEXT 160 512 Left 2 !;.tran 1.5ms uic TEXT 160 544 Left 2 !.include 3-500ZG.inc TEXT 160 592 Left 2 !.ac dec 1000 1000k 30000k TEXT 768 208 Left 0 ;Power level: 1200 watts TEXT 768 240 Left 0 ;Frequency: 3.885M TEXT 768 272 Left 0 ;Network Zin: 2,667k TEXT 768 304 Left 0 ;Network output termination: 50 TEXT 768 336 Left 0 ;Rgen is generator internal impedance as specified TEXT 768 368 Left 0 ;Vgen is based on sum of Rgen and network Zin TEXT 768 432 Left 0 ;Drawn by PI-EL

+++

peter

Reply to
Peter Thoms

Am 15.04.2018 um 16:11 schrieb Peter Thoms:

[....]

Ich werds mir morgen mal genauer ansehen.

Reply to
Dieter Wiedmann

Am 15.04.2018 um 21:10 schrieb Dieter Wiedmann:

Hallo,

Ich habe durch die automatische Importfunktion das Modell importiert und

peter

Reply to
Peter Thoms

Am 26.03.18 um 16:38 schrieb Peter Thoms:

A physically motivated Triode Model for Circuit Simulations von Kristjan Dempwolf und

formatting link

Peter

Reply to
Peter Thoms

Peter Thoms schrieb: .....

--
mfg Rolf Bombach
Reply to
Rolf Bombach

Am 16.01.19 um 22:06 schrieb Rolf Bombach:

Hallo,

genau, aber beide Rohre sind linear.

sind, als alles bisher Dagewesenes.

Mathlab, im oberen Link auf S. DAFx-260?

Peter

--

Ergebnis Ihrer Anfrage bei HPI Identity Leak Checker 

Achtung: Ihre E-Mail-Adresse dl6lat@darc.de taucht in mindestens einer  

genannter Identity Leak) auf.
Reply to
Peter Thoms

ElectronDepot website is not affiliated with any of the manufacturers or service providers discussed here. All logos and trade names are the property of their respective owners.