Safe Operating Area bei höherer Temperatur

Hallo,

NXP liefert mit "AN11158" wertvolle Hinweise zur Interpretation der

Im Abschnitt 3.1.2.2 Derating for higher starting temperatures

SOA-Diagramm zu behandeln sind: Durch Linksverschiebung der Kurvenschar.

Ist dabei auch die rechte senkrechte Linie der maximal erlaubten Spannung mit nach links zu schieben, mit der Folge, dass selbst

Reply to
Werner Holtfreter
Loading thread data ...

Am 23.09.2016 um 11:06 schrieb Werner Holtfreter:

Ausgesprochen informativ. Obendrein auch durchaus lustig. ;-)

formatting link

Wers ernster mag:

formatting link

--
---hdw---
Reply to
horst-d.winzler

Am 23.09.2016 um 11:06 schrieb Werner Holtfreter:

Sperrschichttemperatur angegeben, zumindest bei den allermeisten Transistoren. Ausnahmen hab ich bisher nur bei richtig dicken Dinger

Reply to
Dieter Wiedmann

Ich neige zu der gleichen Meinung, aber mich irritiert, dass im SOA- Diagramm die 50 V rechts der senkrechten Spannungslinie eingetragen

| Because of the effects of linear-mode operation, the current is | maintained but the allowed drain-source voltage is derated.

Reply to
Werner Holtfreter

Am 23.09.2016 um 11:06 schrieb Werner Holtfreter:

Nein.

der Kristalltemperatur sinken Dazu RDS(on) Bild 7. So entnehme ich das dem Bild 14

--
---hdw---
Reply to
horst-d.winzler

Das gilt hier nur fuer das spezielle Beispiel: Der Beispiel-MOSFET hat eine Starttemperatur von 100 Grad anstelle der 25 Grad aus dem Datenblatt. Der erlaubte Temperaturanstieg ist daher im Beispiel genau die Haelfte der Datenblattangabe. Halber Temperaturanstieg bedeutet auch dass dem MOSFET nur die halbe Verlustleistung abverlangt werden kann. Unter diesen Bedingungen erhaelt man das SOA Diagramm bei 100 Grad eben wenn man die x-Achse mit dem Faktor einhalb skaliert, da dann die resultierende Leistungen eben nur halb so gross sind.

Theoretisch hast du im vorhergehenden Beispiel die Moeglichkeit entweder die y-Achse (Strom) oder x-Achse (Spannung) zu halbieren. Also braucht man ein zusaetzliches Argument um die Spannung anstelle des Stromes zu halbieren. Ein hoher Strom haelt den MOSFET im negativen Feedbackbereich. Bei kleinen Stroemen kan der MOSFET im positiven Feedbackbereich und damit im thermischen Runaway enden, deshalb ist es durchaus wuenschenswert den MOSFET mit hohem Strom und niedriger Spannung zu betreiben.

Gruss Klaus

Reply to
Klaus Bahner

reduzieren oder darf man wahlweise auch den Strom reduzieren?

Um die Sache noch zu komplizieren: Es gibt SOA-Diagramme, bei denen die Leistung bei zunehmender Spannung nicht gleich bleibt sondern

Reply to
Werner Holtfreter

[snip]

Spannung reduzieren ist die sichere Wahl. Ein reduzierter Strom kan den FET in den Bereich thermischer Mitkopplung bringen. Das gilt natuerlich nur wenn der FET den Strom aktiv regelt, also genau der sogenannte linear mode. Ist der Strom durch die externe Last begrenzt, dann ist das natuerlich kein Problem.

Der Knick wird eben genau durch den linear mode Effekt hervorgerufen. Ist sehr schoen in der Appnote beschrieben. Such nach Linear mode, Seite habe ich gerade nicht parat.

Gruss Klaus

>
Reply to
Klaus Bahner

In der geplanten Anwendung begrenzt ein Inrush Current Limiter die Leistung am FET durch Multiplikation von Strom x Spannung, die am FET anliegt sowie deren Zeitdauer:

formatting link

Die Eingangsspannung der Schaltung ist fest, der Inrush Current Limiter kann also nur den Strom absenken, um die Leistung am Limit zu halten.

Bewegt man sich damit auch bei nicht abgesenkter Spannung im sicheren Bereich oder kann die thermische Mitkopplung auf einem begrenzten Teil

Habe es gesehen aber nicht verstanden, ob damit eine lokale oder eine

--

Die evangelische Kirche hat diesen Weg des "dem Zeitgeist 
nach dem Munde sprechen" damit bezahlt, von einer jenseitigen 
Kirche in eine diesseitige NGO zu mutieren.     Peter Schmidt
Reply to
Werner Holtfreter

Mitkopplung zu schnell ist, um sie mit der Regelschleife des Inrush Current Limiters zu beherrschen.

Reply to
Werner Holtfreter

Hier ein paar neue Erkenntnisse dazu:

Die folgende Application Note liefert bessere Informationen:

formatting link

Temperaturen erfolgt durch ein anderes Verfahren, das sich

- Am Knick in der rechten, nach rechts unten geneigten Linie beginnt der Bereich des thermal runaway. Fehlt dieser Knick, erfolgt die

entbindet nicht von der Notwendigkeit, innerhalb SOA zu bleiben, weil der thermal runaway nur Teile des Chips betrifft.

- Nebenbei interessant: Die Drain-Source-Durchbruchspannung reduziert sich mit *fallender* Temperatur (z.B. mit 35mV/K).

--


http://vera-lengsfeld.de/2017/03/12/viele-viele-bunte-einzelfaelle
Reply to
Werner Holtfreter

ElectronDepot website is not affiliated with any of the manufacturers or service providers discussed here. All logos and trade names are the property of their respective owners.