Hallo,
ich verwende hier einen XILINX-Coolrunner XCR3064XL. Es soll eine Art digitales, nicht retriggerbares Monoflop realisiert werden, dessen Start natuerlich um die Taktperiode jittert.
Ausschnitt aus dem VHDL-Code: start ist das Eingangssignal, clk der dazu asynchrone Takt, run zeigt an, dass die Zeit laeuft, bloc verhindert das Retriggern, wenn start nach Ablauf der Zeit noch high sein sollte.
process (clk) begin if (rising_edge(clk)) then if (start = '1') and (run = '0') and (bloc = '0') then run