GS/s-ADC

Dann hast Du nicht gründlich genug geschaut:

Hier übrigens ein Beispiel, wie es in den Oszis (Agilent) gemacht wird:

Das ganze ist in der Tat kein Hexenwerk, auch hierzulande wurden schon mehrfach solche Wandler auf Basis SiGe gebaut.

In .de könnte z.B. das IHP Dir weiterhelfen, wenn es um was Spezielles geht, die bauen derlei:

Das sind halt die Massenanwendungen neben Oszis und bei einem einzelnen Wandler sind die Daten ohne Zwischenspeicher auf dem IC schlecht wegzubekommen.

Es kann bei einem ernsthaften Projekt durchaus sinnvoll sein, einen entsprechenden ASIC per MPW Run zu fertigen, soooo teuer ist das auch nicht.

Multilayer ist eh' klar, nix Badewannen-Ätzung. Den T/H findest Du oben, dass die Teile bei der Geschwindigkeit nicht billig sind, wenn sie gut und schnell sein sollen, ist eh klar:

Fast, Good and Cheap: Pick Two ;-)

Gruß Oliver

Stefan Huebner schrieb:

...

...

Guck mal da:

HTH, Falk

Hatte ich einige Male entwickelt. Bei hoeheren Anspruechen dann mit automatischem Abgleich von Clock Skew, Gain und Offset. Nur ersteres ist ein wenig anspruchsvoll und da kann man entweder Doppel-FET, PIN-Dioden, Kapazitaetsdioden oder bewusst "angesaettigte" Induktivitaeten nehmen. Was halt so beliebt oder guenstig zu bekommen ist. Dies sind im Prinzip LR oder LC Schaltungen, mehr als einige hundert Picosekunden braucht man an einstellbarer Differenz normalerweise nicht. Frueher nahm ich SD5400 dafuer, doch das sind Boutique-Teile geworden . Mehrfach-FET haben den Vorteil, servofaehig zu sein.

Split Ground? Bloss nicht ...

Joerg schrieb: ...

Ich habe hier ein nettes Beispiel liegen (und muß mich sowieso gerade mit GIMP anfreunden):

Die Vias verbinden jeweils mit VCC/GND in Layer 2/3. Links ist der böse digitale Teil ("Here be dragons"), rechts der Analoge, bestehend aus AGND und AVCC....

Der 8-Beiner unten enthält einen FET, der VCC schaltet.

Falk

Ich habe Linux erstmal wieder an den Nagel gehaengt. Aber nicht fuer immer und manchmal schmeisse ich es nochmal an, damit's nicht rostet.

Das sind so die Dinge, die hier das Telefon klingeln lassen. Anderseits natuerlich auch von Vorteil 8-D

Got to time those dragons :-)

Es gibt für Splt-GND vs. gemeinsame Massefläche bei kompakten Geräten leider kein allgemeingültiges Rezept.

Gemeinsame Masse funktioniert nur dann gut, wenn nicht bedingt durch räumliche Restriktionen der Digitalteil doch Ströme durch den Analogteil schickt, nicht jeder Kunde freut sich über handliches Schrankformat.

Dann heißt es abwägen ...

Gruß Oliver

..... (sehr gediegen)

und zu ergänzen um:

(das war mal AEG, dann Daimler, dann Atmel, dann e2v, designed in Grenoble, gebaut bei Infineon afaik) Man bekommt den Output von diesen Dingern auch noch in ein Virtex5 ohne allzu großes Getue; Downconverter etc müssen dann eben 8-spurig sein bis man mit einem Polyphasenfilter & Dezimieren die Bandbreite einengen kann.

und, was S/Hs angeht:

Gruß, Gerhard

Ok, ich habe auch schonmal Split-GND funktionieren sehen, aber meist ging es in die Hosen. Split-GND bringt eine ungewollte Dipolantenne. Das geht dann rasch schief bei Radiated oder Susceptibility. Allerdings muessen viele meiner Sachen durch Mil-Pegel durch, wenn man mit 3V/m auskommt kann das anders sein. EMP-Festigkeit kannst Du mit Split-GND jedoch komplett vergessen.

Das mag alles uebertrieben klingen, aber letztes Jahr hatte ich einen Fall hier auf dem Tisch. Normale (zivile) Anlagen, aber draussen und in den Tropen installiert. Jeden Nachmittag Gewitter. Das musste alles auf Common Ground Plane, da gab's nix, und seitdem ist Ruhe im Karton.

Mit dieser Aussage befindest du dich jetzt auf dünnem Eis. Wenn Schaltungen in nicht schirmenden Gehäuse gesetzt, Zuführungen nicht mit HF-Verstand abgeblockt werden, können auch 3V/m schon zu viel sein. Mal abgesehen, das solche Entwicklungen auch einen intensiven Störnebel verbreiten können. Möglich ist, Gruppen auf der Platine extra abzuschirmen.

Sie oben. Getrennte Masseflächen sollten spätestens seit SMD & Co unproblematisch sein. Auch mit einer Massefläche können die von dir erwähnten Problem auftauchen.

Hat aber seit ueber 20 Jahren gehalten :-)

Wenn ich was fertig habe, beim EMV Labor auftauche und sie die uebliche Frage nach Susceptibility Pegel stellen frage ich, wieviel sie koennen. "Bitte alles an den Poller, Vollgas." ... "Na ja, ist ja Ihr Geraet."

Geht, aber ich versuche Module-Level Shielding zu vermeiden. Lieber die ganze Baugruppe, in Blech ist das nicht teuer.

Koennen auftauchen, wenn man was falsch macht. Bei Split-GND koennen auch Probleme entstehen, wenn man nichts falsch gemacht hat. Es geht meist dann in die Hose, wenn mehrere Verbindungen zur Aussenwelt da sind und mindestens eine davon an die "falsche" Plane muss.

Gerhard Hoffmann schrieb:

gebaut bei Infineon afaik)

English Electric Valve, wurde nur öfter umgetauft, aufgekauft, zurückgekauft usw...

Um Dein unten Gesagtes zu zitiern: pick two, ich würde fast und cheap nehmen, statt good entscheide ich mich für good enough - die Messwerte sind periodisch, zwar mit ewiger Periodendauer, aber immerhin. Wenn die Erkennung der Muster im Gemessenen nicht beim ersten Anlauf klappt, ist noch Zeit, an den Parametern zu drehen. Ich brauche auch keine 8 oder 10 bit, die ich ja vermutlich mitbezahlen darf, die 6 bit des MAX105 reichen vollauf. Bei National wäre der 1GS/s Chip noch bezahlbar, aber in Kleinstmengen wohl kaum beschaffbar. Der MAX105 ist bei Digikey beschaffbar, und in absoluter Verzweifelung gibt's Einzelstücke bei Farnell, allerdings auch zum dreifachen Preis.

Sehr schön, danke dafür.

Wo hast Du die Verzögerung angesetzt, beim Messsignal oder beim Clock? Clock ist einfacher, aber da ich immer noch einen zweikanaligen Wandler preferierer, der gemeinsam getaktet wird, komme ich wohl nicht umhin, das signal definiert zu verzögern. Die Abtastrate kann konstant sein, daher auch die Verzögerung. Nur beim "wie" bin ich mir noch nicht mit mir einig geworden. Wie beim guten alten Oszi mit Delay Line...?! Bei einem Clock von 800MHz geht's ja nur um 6,25ns.

Ich hatte es immer beim Takt gemacht, sehe aber keinen grossen Hinderungsgrund es im Signalweg zu tun.

Etwas unorthoxer: Spule im Signalweg, aktives Bauteil oder PIN Diode am Ende nach Masse. Das ergibt ein "LR" Glied und R kann man dann verstellen. Beim Design Review bekommen einige Leute Gaensehaut oder gar Brechreiz, doch das funktioniert. Ich habe fast immer zuschaltbare Testsignale, sodass Drift automatisch herausregelbar bleibt. Falls das bei Dir nicht geht, nimm am besten ein FET Paar oder Array. Dann kannst Du den zweiten FET in eine Servo Loop nehmen, was aber nur dann sauber funktioniert, wenn der auf dem gleichen Die wie der andere sitzt.

Eher 1.25nsec, bei 6.25nsec koennte man ja zwischen den Flanken Kaffee holen gehen :-)

Meine Bedenken fielen auf die frequenzabhängige Amplitudenänderung durch die LR-Kombination (s.u.)

...wodurch sich aber auch der Amplitudengang des Ganzen verändert.

Klar. Testsignale wären kein Problem.

Hmpfja, mir fiel's nach dem Runterfahren des PC auch ein. 0,625ns hätte es natürlich heissen müssen, es geht ja drum, das 800MHz-Signal scheinbar zu verdoppeln.

Den dreimal so schnellen von National erhielt ich vor eineinhalb Jahren problemlos als Kleinstmenge bei Arrow. Unterdessen werden die ADCs auch bei Digikey aufgeführt. Nebenbei bemerkt können die beiden ADCs eines ADC08D1500 intern zusammengeschaltet werden, so dass dieses Bauteil eine günstigere Alternative im Vergleich zu einem ADC083000 sein kann.

Gruss Roman

Nur dann, wenn man massiv "Under-Sampling" betreibt, d.h. wenn Nutzanteile in Deinem Signal bis ueber einige hundert MHz verzerrungsfrei erhalten bleiben muessen. Doch auch dafuer gibt es Tricks. Delay Line mit Stromauskopplung plus Vernier-Glied zur Feineinstellung und so weiter.

Verdoppeln? Man muss nur die Flanken ganz leicht verschieben, um die Takt-Latenzen oder wie immer das in Deutsch heissen mag auszugleichen. Die Unterschiede zwischen (schnellen) ADC Chips von unterschiedlichen Wafern sind dabei meist nur einige zig Picosekunden. Mehr als 200psec hatte ich zwar oefter bereitgestellt, nach dem Motto "man kann ja nie wissen", aber die Kunden haben das hinterher nicht voll benoetigt.