Kann mir jemand zeigen, wie die Rechenwerke eines DSP aufgebaut sind,
DoDi
Kann mir jemand zeigen, wie die Rechenwerke eines DSP aufgebaut sind,
DoDi
Am Dienstag, 10. September 2019 10:48:28 UTC+2 schrieb Hans-Peter Diettrich :
iplizierer.
Das stimmt nicht.
Am Dienstag, 10. September 2019 11:28:23 UTC+2 schrieb wernertrp:
ch:
ltiplizierer.
... aber wie viel mal stimmt nun ?
Am 10.09.2019 um 10:48 schrieb Hans-Peter Diettrich:
mal im Internet gesucht:
mehr "Untertakte" aufbereitet wird (clock generation) und
Ich glaube nicht, dass sich Multiplikationen von 64Bit-Zahlen mit einer
Grundschule (Aufspalten in kleinere Multiplikationen und dann addieren, es muss auch nicht alles Taktsyncron laufen).
Am 12.09.2019 um 11:14 schrieb Stefan Engler:
Hier am Beispiel eines 32Bit-Multiplizierers.
Bei 64-Bit wird's nochmal heftiger. Mit dieser Methode packt man die
64Bit Multiplikation dann in log2(64)=6 Takten. Wenn man das dann in einem Takt schaffen will, muss man das Ganze dann noch 6x bauen und in einer Pipeline organisieren. Eventuell geht's etwas einfacher, wenn man das Design teilweiseAm 12.09.2019 um 11:14 schrieb Stefan Engler:
Das ist durchaus denkbar, aber bei 64 Bit sehe ich da schon erhebliche
die (externe) Taktfrequenz so weit reduziert, bis alle aufwendigen
feststellen kann, wann eine Operation abgeschlossen ist?
DoDi
Am 12.09.2019 um 13:39 schrieb Andreas Fecht:
Das ist aber noch nicht alles. Meine Erfahrung mit 74181 Rechenwerken
Beim parallelen Multiplizieren ist das Hauptproblem nicht die
kommen bei 64x64 Bit bis zu 64 Additionen mit bis zu 64 Carry Ripples dazu, und die kosten alle Zeit.
Ich sehe nicht, wie das mit nur 6x Hardware schneller werden soll? Wenn
DoDi
ElectronDepot website is not affiliated with any of the manufacturers or service providers discussed here. All logos and trade names are the property of their respective owners.