Altera - MAX7000 - wie funktioniert ISP?

Thomas Matern schrieb:

Hol dir mal die Datenblätter auf

und auch die Pin-Liste (auf meiner CD ist die nicht drauf und das Projekt mit dem EPM7128 ist schon zu lange her, ausserdem hat es ein Kollege gemacht).

In der Pin Liste sind immer die Besonderheiten der einzelnen Pins (auch JTAG) verzeichnet. Ich denke aber, daß mindestens das TMS (Test Mode select) kein ganz normaler user IO ist.

Martin

Hi

e

Hab ich schon.

Tja, leider doch:

TDI =3D Lab B:MC32 TMS =3D Lab C:MC48 TCK =3D Lab F:MC96 TDO =3D Lab G:MC112

Die einzigen Nicht-I/O-Pins (ausser VCC+GND) sind:

- GCLK1

- GCLRn

- OE1

- OE2/GCLK2

Any Ideas?

Bye Thomas

Hi,

zu finden auf

Bei der Software: JTAG Support einschalten (MAXPLUSII:Assign->Global_Project_Device_Options->Enable_JTAG_Support) ,damit das richtige File erzeugt wird und die Pins reserviert werden.

Karl

Hi

Ok, soweit war mir das klar - wenn ich die Pins nicht als I/O benutze, geht alles klar. Aber wenn ich sie je als Ausgang programmiere (was ja moeglich ist), kann ich nie mehr umprogrammieren. Stimmt das? Oder ist das nur ein Missverstaendnis aus der Dokumentation und die JTAG-Ports sind garkeine I/Os?

Naja, egal - dann muss ich eben mit 80 I/O auskommen :-)

Bye Thomas

Thomas Matern wrote: : Hi

:>

:> :> zu finden auf :> :> :> Bei der Software: JTAG Support einschalten :> (MAXPLUSII:Assign->Global_Project_Device_Options->Enable_JTAG_Support) :> ,damit das richtige File erzeugt wird und die Pins reserviert werden.

: Ok, soweit war mir das klar - wenn ich die Pins nicht als I/O benutze, : geht alles klar. Aber wenn ich sie je als Ausgang programmiere : (was ja moeglich ist), kann ich nie mehr umprogrammieren. : Stimmt das?

Ich vermute mal, dass sich mit einem Hardware Programmer "Programming with external Hardware" die JTag Pins wieder freikaempfen lassen

: Oder ist das nur ein Missverstaendnis aus der Dokumentation und die : JTAG-Ports sind garkeine I/Os?

: Naja, egal - dann muss ich eben mit 80 I/O auskommen :-)

Den EPM7256B gibts doch auch im TQFP 144 mit mehr Pins.

Zieh in Deine Ueberlegungen auch die Xilinx XC95XL Bausteine ein. Das eine Makrozelle doch 56 Eingaenge hat, lernt man bald zu schaetzen (und wuenscht noch mehr). Die JTAG Pins beim XC95XL sind dedicated, man kann sich also nicht den Weg verbauen.

Bye

--
Uwe Bonnes                bon@elektron.ikp.physik.tu-darmstadt.de

Institut fuer Kernphysik  Schlossgartenstrasse 9  64289 Darmstadt
--------- Tel. 06151 162516 -------- Fax. 06151 164321 ----------

Erm. Dumme Frage vermutlich, aber wo kriegt man sowas einzeln?

MfG, Maik

Hi

Max7000 --> Farnell Xilinx XC95(XL) --> Reichelt.

Bye Thomas

Hast du vielleicht mal einen Link oder einen Tip? (ich suche noch Entwicklungsoftware und ein Programmierinterface) Software wenn möglich nicht mit Zeitbeschränkung.

Grüsse

Michael

"Michael Petry" schrieb im Newsbeitrag news: snipped-for-privacy@news.dlan.cinetic.de...

FPGA

geschafft

40MHz

Ich bin kein FPGA experte, aber ich kann dir alles was ich weiss sagen. Als software nimmt man den Xilinx Web-Pack. Der ist für CPLDs und kleinere FPGAs uneingeschränkt benutzbar. Du musst nur einen Lizenz-File bei Xilinx beantragen, und da tun sich die Herrschaften schwieriger (in unserem Fall wenigstens) aber irgendwann bekommt man es. Du musst dann schauen welche FPGAs es unterstützt und wie teuer diese sind. FPGAs findest du bei

*gugg*

Igit. Ne danke. Kollege hat mir die Xilinx-Software gezeigt, wenn ich die mit 'ner aktuellen Quartusversion vergleiche... muß nich sein ^^;

MfG, Maik