ADC-Auflösung vs. Takt beim AVR

Hallo!

In den Datenblättern zu den 8-Bit AVRs steht immer dieser Satz:

"By default, the successive approximation circuitry requires an input clock frequency between 50 kHz and 200 kHz to get maximum resolution. If a lower resolution than 10 bits is needed, the input clock frequency to the ADC can be higher than 200 kHz to get a higher sample rate."

Ich brauche weniger als 10 Bits. 8 würden reichen, 5-6 evtl. auch.

Hat jemand mal eine Messung/Diagramm/Tabelle dafür gemacht?! Welche Auflösung könnte ich z.B. bei 1MHz erwarten (wenn der ADC dann überhaupt noch funktionieren sollte)?

--
thomas.kindler@gmx.de,
www.bredobrothers.de
 Click to see the full signature
Reply to
Thomas Kindler
Loading thread data ...

Thomas Kindler schrieb:

Messungen sind mir nicht bekannt, allerdings wird in den neueren Datenblättern offiziell 1 MHz als Maximum angegeben, und das sollte mit 8 bit Genauigkeit korrespondieren.

--
cheers, J"org               .-.-.   --... ...--   -.. .  DL8DTL

http://www.sax.de/~joerg/                        NIC: JW11-RIPE
 Click to see the full signature
Reply to
Joerg Wunsch

Hmm, in welchen?! Beim ATtiny861 (sehr neu, hab' gerade ein Sample hier), steht noch 200kHz. Muss ich dann mal ausprobieren.

--
thomas.kindler@gmx.de,
www.bredobrothers.de
 Click to see the full signature
Reply to
Thomas Kindler

Thomas Kindler schrieb:

Dort steht es nur indirekt drin:

Features · 10-bit Resolution · 0.5 LSB Integral Non-linearity · ± 2 LSB Absolute Accuracy · 65 - 260 µs Conversion Time

Hier mal zum Vergleich das eines ATmega329 pp. hier, da steht in der Einleitung zum ADC:

Features · 10-bit Resolution · 0.5 LSB Integral Non-linearity · ± 2 LSB Absolute Accuracy · 13 µs - 260 µs Conversion Time (50 kHz to 1 MHz ADC clock)

--
cheers, J"org               .-.-.   --... ...--   -.. .  DL8DTL

http://www.sax.de/~joerg/                        NIC: JW11-RIPE
 Click to see the full signature
Reply to
Joerg Wunsch

Hallo,

in einem aktuellen Projekt habe ich den ATmega128 mit 4 MHz laufen, die Auflösung liegt bei meinem Exemplar dann noch in der Gegend von 8 Bit (auf jeden Fall mehr als 6 Bit). Die nächste Verdoppelung auf 8 MHz ADC-Takt brachte aber äußerst wirre Ergebnisse, das war dann zuviel des Guten.

Thoralt

Reply to
Thoralt Franz

snipped-for-privacy@uriah.heep.sax.de (Joerg Wunsch) schrieb:

Quatsch mit Soße. Dort steht's gar nicht drin. Ich hatte nur die 260 µs verglichen, nicht die 13 vs. 65 µs. Ich vermute aber, dass die für das ATtinyX61-Datenblatt das alte vom ATtiny26 als Vorlage genommen haben und vergessen haben, die nunmehr offiziell abgesegneten 1 MHz da reinzuarbeiten. Der ATtiny261 sollte ursprünglich mal ATtiny26B heißen, und die anderen beiden entsprechend ATtiny46 und ATtiny86. Ich habe noch ein Muster von letzterem, bei dem der ursrprüngliche Aufdruck ATtiny86 durch ein Dyno-Etikett mit ATtiny861 überklebt ist.

--
cheers, J"org               .-.-.   --... ...--   -.. .  DL8DTL

http://www.sax.de/~joerg/                        NIC: JW11-RIPE
 Click to see the full signature
Reply to
Joerg Wunsch

Da muss ich gleich mal probieren ob das beim ATMega32 auch funktioniert... ich hatte mich schon damit abgefunden mit dem internen ADC auf ein paar läppische Ksps beschränkt zu sein ;-)

Reply to
Andreas Koch

ElectronDepot website is not affiliated with any of the manufacturers or service providers discussed here. All logos and trade names are the property of their respective owners.