90 Grad Phasenverschiebung digital???

Hallo Johannes,

dein Problem ist einfach zu lösen,

nimm dir einen Binaer Zaehler, der läuft dann immer rund. Nimm die zwei nidrigsten Bits, eigentlich müssen es nur zwei nebemeinander sein.

Diese beiden Leitungen können die Zählzustände 00 (0 Dez) 01 (1 Dez)

10 (2 Dez) und 11 (3 Dez) haben. Kodiere für die Zustände 2 ODER 3 eine eine EINS (hier kann man einfach das höhere Bit direkt nehmen) und für die Zustände 1 ODER 2 eine EINS, hier hilft ein EXKLUSIV ODER weiter.

Vorteil, du kannst mit variabler Frequenz immer exakt 90° Phasenverschiebung darstellen.

Gruß

Lutz

Hallo Johannes,

ich habe das bis hier so verstanden das du ein Testgerät bauen willst das einen Rechteck und einen um 90° phasenverschobenen Rechteck liefert. Ist das falsch?

Bekommst du ein Rechtecksignal und willst einen weiteren 90° phasenverschobenen Rechteck erzeugen?

Gruß

Lutz

johannes jansen schrieb im Beitrag ...

Siehe Schrittmotoransteuerung. Normalerweise doppelt so hoher Takt. MC3479, SAA1042

-- Manfred Winterhoff, mawin at gmx.net, remove NOSPAM if replying homepage:

de.sci.electronics FAQ: Read 'Art of Electronics' Horowitz/Hill before you ask. Lese 'Hohe Schule der Elektronik 1+2' bevor du fragst.

Am 29 Jun 2003 01:44:43 -0700 hat Lutz geschrieben:

nein

ja

:-) johannes

--
Using M2, Opera's revolutionary e-mail client: http://www.opera.com/m2/

Am Sun, 29 Jun 2003 03:08:42 +0200 hat johannes jansen geschriebVielen Dank für die Tips. Ich werde morgen ans basteln gehen und die Vorschläge ausprobieren. Noch einen schönen Sonntag wünscht Johannes :-)

Hallo,

vielleicht Monoflop-Zeit nachregeln (das braucht ein spannungsgesteuertes Monoflop, auch VCM (gibt es so was fertig?)). Beide Signale auf XOR, das dann filtern und als Regelgröße nehmen.

(Ist das überhaupt effektiv etwas anderes als die schon von Martin angesprochene PLL-Lösung?)

Ciao - Peter

Peter Muthesius schrieb:

Ich habe mal von einer "Delay locked loop" gehört, ohne genauere Beschreibung, was das ist. Ich könnte mir aber vorstellen, daß das so ähnlich wäre. Eine PLL hat eigentlich immer einen Oszillator (VCO). Was nichts an der Sache ändert, daß obige Lösung funktionieren könnte, wenn sie beide Flanken berücksichtigt. Von dem her ist ein Monoflop eigentlich nicht das richtige. Man bräuchte schon eine Spannungsgesteuerte Verzögerung (delay line).

Martin

Ich halte das für eine nicht_gute_Idee(tm).

Warum: Ich empfehle die Wellenformen aufzuzeichnen und dann zu überlegen, was das XOR Gatter daraus macht.

Das mit dem XOR und den 90 Grad stellt bestimmte Anforderungen an den Duty-Cycle, die das Signal *eines* Monoflops sicher nicht erfüllt. Und *zwei* Monoflops halbwegs genau regeln wird_lustig(tm), ich halte das für Murks. ( Außerdem kann eine PLL mit XOR-Phasendetektor leicht falsch einrasten, deshalb nimmt man gerne bei PLL's Detektoren, die sich den letzten Zustand in D-FF's etc. merken können. )

Wenn, dann geht da höchstens etwas mit einem Transfer-Gate (Schalter) und dem geregelten Monoflop, aber nur, wenn das Eingangssignal sicher 50% Duty Cycle hat. Das Eingangssignal kann dann den Monoflop-Ausgang durchschalten. Dann stellt sich aber immer noch die Frage nach dem Off-Zeitpunkt (zweites Monoflop), und irgendwo ist dann ein VCO auf 2f oder

4f IMO die bessere und billigere Lösung.

Gruß Oliver

--
Oliver Bartels + Erding, Germany + obartels@bartels.de
http://www.bartels.de + Phone: +49-8122-9729-0 Fax: -10

PLL hat wohl den Vorteil, daß es fertige ICs gibt und damit der Bauteilaufwand schrumpft. Nächst bessere Lösung ( und vermutlich auch schon vorgeschlagen ) ist ein nachgeregelter analoger Rampengenerator der sich auf die Eingangsfrequenz synchronisiert. Dazu ist spannungsgesteuerte Stromquelle und Regelschleife fällig. Einschwingzeit, Jitter ähnlich PLL.

--- --- in ____| |__________________| |__

_____ Rampe | _____| | | ____| | | ____| | |___| |___

Aus der Rampe kann man sich dann Komparator bzw. Fensterkomparator die Ausgangsfrequenz herausschneiden.

---------- out1 ____________| |

__________ out2 ________| |_____

MfG JRD

Das Rechtecksignal mit einem passiven Tiefpass 1. Ordnung integrieren. Die Grenzfrequenz muss mindestens 10x niedriger sein, als die Signalfrequenz. Oder OP-Integrierer verwenden.

-> 90° phasenverschobenes Dreieck.

Nulldurchgang des Dreiecksignals mit einem Komparator abtasten.

-> 90° phasenverschobenes Rechteck

Der Komparator muss über einen Koppelkondensator angekoppelt werden, damit das Dreiecksignal nullpunktsymmetrisch ist.

HTH,

Peter