Hallo!
Ich habe ein Problem. Ich möchte einige von mir bisher über separate Bausteine glöste Funktionen einer Platine ( Timer / USART) in einem CPLD/FPGA zusammenfassen. Dazu bräuchte ich jede menge Register, also Macrozellen. Da mir die Möglichkeit für SMD-Löten fehlt suche ich einen Baustein mit vielen Macrozellen aber wenig Pinnen, da ich von letzteren eh nur wenige brauche. Bei Xilinx, Altera und Atmel bin ich da leider nicht fündig geworden. Kennt jemand soetwas? Bei den FPGAs habe ich noch wenig Übersicht, bisher setze ich ausschließlich die XilinX XC9500 ein.
Danke schon mal
Ulrich