wirewraps begrænsninger

Igennem mange år har jeg arbejdet med wirewrap teknik til up applikationer . Det fungerede fint med de gamle 8051 mikrocontrollere der arbejdede med

12MHz (effektivt 1MHz) Men nu om dage kan man jo skrue op til 33MHz på f.eks. Dallas´ 8051 kloner. Og jeg har observeret afsindige peaks/spidser på signalerne når jeg kigger på dem med storage scop. Sådanne peaks kan snildt være meget høje eller enddog negative spændinger der på sigt kan slå processor og evt. eksterne kredse ihjel. Er der en øvre frekvens grænse defineret for wirewrap teknikken ?
Reply to
Jan Pedersen
Loading thread data ...

Nej, ikke nogen veldefineret grænse. Jeg wrappede 25MHz processor systemer (MC68030) med dynamisk RAM for mere end 15 år siden, uden problemer. MEN: du skal bruge et wrapboard, hvor hele den ene side er sammenhængende stel. Du skal fordele din power fornuftigt, helst i busbars. Du skal afkoble alle powerben til stelplanet, lige ved siden af kredsene. Du skal lave trådene i den rigtige længde (ikke bage nogle alt for lange antenner) og lægge dem ned til stelplanet. Så kommer man meget langt.

Nu om dage vil man jo nok bruge et print, da prisen på fremstilling er faldet så meget, at det efterhånden er billigere end et godt skærmet wrapboard og en stak sokler af ordentlig kvalitet.

Bo //

Reply to
Bo Bjerre

applikationer .

peaks/spidser på

snildt

Problemet med print i en udviklingsfase er den langsommelige proces og omkostningstunge proces. Den tid det tager at få et print til prototypebrug lavet ude i byen kan bedre bruges til at wrappe et board op og udvikle på det. Det koster jo også lidt...gør arbejdstimer på at wrappe nu også så dette argument er lidt tyndt :)

aha... du skriver at banerne skal lægges ned til stelplanet...det har jeg vist undladt nogle gange.... tit ligger/hænger de 3-10 mm længere oppe :( ellers er de andre ting overholdt....selvfølgelig :)

Men ellers tak for dine input :)

Reply to
Jan Pedersen

...

Ellers vil DTU-folkene vide (fra BP ;-), at man kan lave udemærkede ~50R par af tynd pvc-isoleret ledning og lakisoleret kobbertryd (impedansen justeres med antallet af "twists"). Og sammen med Bo's udemærkede råd ang. wrap boardet (de fåes iøvrigt med plan på begge sider så man kan få en god forsyning) kan man køre enddog meget hurtigt. Men jeg tror nu heller ikke det er timelønnen værd - undtagen måske for meget små, kritiske opstillinger.... =)

Mvh. Anders

Reply to
Anders F

Hej

Lige for et side skud vil jeg jo mene at det har meget/mere med stigetiderne på signalerne end selve frekvensen.... og derved kan man let få problemer på CPLD/FPGA og måske også de nye processore hare hurtigere tider her

Kasper

Reply to
Repzak

det har du helt ret i. Omvendt kan man jo ikke have et 100MHz signal med stuge og faldetiver på 10ns :-)

Bo //

Reply to
Bo Bjerre

Meget f=E5 kritiske opstillinger kr=E6ves der som regel print til fra kunden :-). Forestil Hunnle teleskoppet med wirewrap :-), det kan jeg snildt se..... Hmm var det derfor det fejlede i starten *GG*. Hvis det er kritisk s=E5 er pengenes betydning omvent proportionelt, som regel fordi en fejl ikke m=E5 f=E5refindes p=E5 det endelige produkt.

Reply to
klaro

kunden :-).

Nu er der jo flere måder at være "kritisk" på. Det kan være tidsmæssigt - eller for at undgå et respin af et større print at man lige tester et hjørne. ;-)

snildt se...

Mjoe - jeg tror nu nok heller ikke lige, det er der er der man sparer i et budget Hubbles ;-)

/A

er kritisk så er pengenes betydning omvent proportionelt, som regel fordi en fejl ikke må fårefindes på det endelige produkt.

Reply to
Anders F

Nu om dage simulerer man sine kredsløb. Det giver mange flere muligheder end at teste i lab. Det er normalt hurtigere, og dermed billigere. Desuden kan man også simulere med tolerancer på komponenterne

Det handler udelukkende om at komme frem til den endelige løsning hurtigt og billigt.

Bo //

Reply to
Bo Bjerre

Nå ? bruger man sin design suite rigtig, så har man simuleret de fleste fejl væk, derefter er der dag til dag levering osv. af prototype print, hvor man i mellemtiden lige kan fikse sin test software færdig til printet ligger næste dag, samle skidtet, og så lige finde de få fejl der er tilbage, som ens design rule tjecks ikke fik fat i :) og man er straks ude over det med ledninger i et virvar osv. som laver unødige støjproblemer som jo ikke skulle ha været der, og derved gir unødig spild tid under sine test... Nå, det er bare min erfaring, men jeg er heller ikke gammel nok til at ha lært at wrappe i blinde ;) og derved vil det være spild af tid og dyre resourcer hvis jeg skulle gøre det.

--
VH
Lars Molnit
 Click to see the full signature
Reply to
Moller

Gammel nok: hrmmpff

Det har ikke noget med alder at gøre. Jeg har wrappet MEGET i mine yngre dage, og det kan gøre en gammel før tiden. Nu om dage bliver der aldrig alvet en prototype uden at det er gennemgået i simulatoren. Hvis man er grundig nok i simulatoren, er der ikke andet end mekaniske fejl, der skal rettes ved printet (montagehuller, placeringer af stik etc), men også det bliver mindre efter at kabinetter og andet er tegnet i autocad.

Ja, ok, jeg kommer ikke igang med at lodde og måle så tidligt, men til gengæld brænder der ikke ret meget af. Og fornøjelsen ved at se ting virke første gang er meget stor.

-er der nogen, der vil overtage min wrappistol, med tilbegør ?

Bo //

Reply to
Bo Bjerre

Gerne, jeg håndwrapper stadig mange af mine konstruktioner(til eget brug) Er pt ved at lodde(hulprint)en digital frekvenssyntese, kunne måske have været wrappet efter at have set tråden her. mvh Erik (cadds3 det var dage)

Reply to
Erik Rasmussen

Ja, og computeren hed Nova 1200, fordi dens clock cyklus var 1200ns

Reply to
Bo Bjerre

Enig. Men af og til bliver man nødt til at lave en opstilling for at måle parametrene til simulationen ;-)

/A

Reply to
Anders F

Med pdp 11 instruktions sæt. Erik

Reply to
Erik Rasmussen

ElectronDepot website is not affiliated with any of the manufacturers or service providers discussed here. All logos and trade names are the property of their respective owners.