Ovenstående link viser et kredsløbsdiagram for en motordriver.
Datablade:
formatting link
formatting link
I den forbindelse har jeg nogen spørgsmål:
Hvad er formålet med de modstande der er placeret foran hver transistor-gate? Og hvad med kondensatorerne og dioden? Hvad er formålet og deres funktion i denne sammenhæng?
Hvad er fordelen ved at bruge MOSFET ift. andre typer transistorer?
Og er der nogen derude der kunne give mig en lille forklaring på hvad der helt nøjagtigt sker i kredsløbet?
Mange tak på forhånd :o)
--
Outgoing mail is certified Virus Free.
Checked by AVG anti-virus system (http://www.grisoft.com).
Version: 6.0.563 / Virus Database: 355 - Release Date: 17-01-2004
Reducere spidstrømmen og give lidt langsommere turnon/turnoff tid.
Gaten på en MOS transistor er en kondensator som skal oplades/aflades. Denne kondensator er fordelt mellem gate-source og gate-drain, dvs. en spike på enten source eller drain vil også optræde på gaten.
For at tænde den øverste MOS er der brug for omkring 10 volt over motor ledningen, dvs. op til 34 volt. Dette laves via de to komponenter. Når motor er 0 volt, bliver kondensatoren opladet til opkring 12 volt (hvis det er din forsyning til 2104), når den øverste MOS tændes, trækker kondensatoren VS spændingen op over de 24 volt (For at det virker skal kondensator være væsentlig større end gate capaciteten i MOS'en).
Gatestrøm=0 og drain-source spænding meget lav i on tilstand.
Der er en fejl i ovest=E5ende diagram - kondensatoren til "COM" skal ikke= =20 v=E6re d=E9r. "COM" skal forbindes til stel/nul.
er
Lidt om gate-stopper modstande:
Konstruktion af r=F8r/MOS FET effektforst=E6rker:
formatting link
Citat: "...I denne artikel betones vigtigheden af gate "stopper"=20 modstande p=E5 nogle hundrede Ohm. Dette g=F8res forhindre selvsving i=20 mindst 100 MHz omr=E5det, der kan forekomme pga. MOSFET hurtighed...."
formatting link
F.eks.:
formatting link
Citat: "...In the dear dead days beyond recall when VMOS was new, had v=20 grooves, metal gates, 60V BVdss and a 2A Id(on), you would find that the =
nice audio amplifier you'd built according to the manufacturers=20 application note oscillated like billy-o at 300MHz+ until you included=20 gate stopper resistors..."
Det er vigtigt, at du checker i firmaernes application-notes, da nogle=20 hundrede Ohm muligvis er for meget i switching-sammenh=E6nge.
*I hver MOSFET transistorer for du en hurtig diode "for=E6rende", som=20 "spiser" sp=E6nding-transienter.
*MOSFET transistorer bruger kun energi i skifte=F8jeblikket, herefter er =
gate kondensatoren (500pF-2nF) ladet op eller afladet.
*En "traditionel" bipolar transistor kr=E6ver derimod en vedvarende=20 basisstr=F8m p=E5 helt op til en 1/10 af den st=F8rste kollektorstr=F8m. = S=E5 i=20 dette tilf=E6lde tabes meget energi i den t=E6ndte transistor og dennes d= river.
*MOSFET's on modstand kan v=E6re helt ned til nogle milli-Ohm, hvilket er= =20 lige s=E5 godt som et kort stykke ledning. Det er muligvis ikke n=F8dvend= igt=20 med k=F8leplader.
*En "traditionel" bipolar transistor har en kollektor-emitter=20 m=E6tningssp=E6nding (Vsaturation) som varierer noget med=20 kollektor/emitterstr=F8mmen. Typisk 0,1...0,7V afh=E6ngig af transistor, =
kollektorstr=F8m og basistr=F8m. S=E5 her g=E5r der en del energi tabt og= du=20 skal anvende k=F8leplader ved st=F8rre str=F8mme.
der
Det er en l=E6ngere forklaring - er du virkelig interesseret i det? ;-)
Her kommer forklaringen (den kr=E6ver at du kender til AND, NAND og=20 invertere):
I databladet (=20
formatting link
) st=E5r= =20 der at:
*Voffset max. 600V
*Iout+/- 130mA/270mA
*Vout 10 - 20V
*ton, toff er typisk p=E5 680 og 150 nano-Sekunder
*at deadtime typiske er p=E5 520 nano-Sekunder.
Som jeg skrev i det tidligere svar skal gate/source kondensatoren p=E5=20
500pF til 2nF oplades eller aflades for skifte en MOSFET transistor.
(kig p=E5 side 4 i IR2104 databladets "Functional Block Diagram")
M=E5den man g=F8r det p=E5, er ved hj=E6lp af 2 driver transistorer (her =
p-,n-MOSFETs) til hver ydre n-MOSFET gate (HD (high side drive), LD (low =
side drive)) som kan op- (ton) eller aflader (toff) gate-kondensatoren i =
et l=F8bet af et kort =F8jeblik nemlig: ton, toff er typisk p=E5 680 og 1=
50=20 nano-Sekunder.
Disse 4 driver MOSFET skal ogs=E5 blot have ladet/afladet deres=20 gate-kondensatorer.
**low side**
P=E5 low side siden er det simpelt - den bliver drevet direkte af NAND=20 gaten ("bl=F8d pil" med kugle p=E5 spidsen) gennem inverteren, s=E5 total= t har=20 du en 3 ports AND-gate.
Hvis bare en af AND-gatens indgange er "h=F8j" vil udgangen ogs=E5 v=E6re= det,=20 hvilket for LD betyder at den nederste ydre MOSFET leder s=E5 load=20 udgangen stelles. Og hvis "load"/belastningen/motoren anden terminal er=20 forbundet til stel/jord, vil motoren v=E6re slukket.
-
**high side**
Styringen af high side siden er lidt mere kompliceret - den bliver=20 drevet af NAND gaten ("bl=F8d pil" med kugle p=E5 spidsen) gennem et=20 kredsl=F8b som bliver beskrevet her.
Kort fortalt konverteres NAND signalets flanker til n=E5lepulser og=20 konverteres tilbage til det oprindelige signals form og fodres til HD=20 MOSFETenes gates.
Vi starter med "pulsgen" den f=E5r NAND signalet ind:
*"rising edge"/low-to-high flanke resulterer i en kort n=E5lepuls p=E5 de= n=20 ene udgang af "pulsgen".
*"falling edge"/high-to-low flanke resulterer i en kort n=E5lepuls p=E5 d= en=20 anden udgang af "pulsgen".
*Hver af disse n=E5lepulser sendes ind i logik-levelshifteren (de 2=20 n-MOSFETs og deres "pull-up"-modstande).
*Pulserne sendes hver i s=E6r ind i "pulsefilter" som med stor sikkerhed =
blot er en Schmitt-Trigger som g=F8r flankerne stejle igen og som har en =
hysterese der forhindrer ekstra glitch pulser.
*Hver af de rensede pulser sendes ind i en RS-flip-flop (=3D1-bit=20 hukommelse) som trigger p=E5 R,S signalernes flanker (kan ikke huske om=20 det er den stigende eller faldende).
Det er vigtigt at high side signalet oprindelige fase bevares fra NAND=20 udgang til HD MOSFETenes gates, ellers vil begge ydre MOSFET kunne komme =
til at lede samtidigt =3D kortslutning af str=F8mforsyningen.
**input sikrings og "styringskredsl=F8b"**
Som udgangspunkt er mindst en af NAND gatenes indgange h=F8j. Resultat: L= D=20 er "h=F8j" og HD er "lav".
*Det ene styrings/sikkerhedskrel=F8b (UV detect - UnderVoltage detector) =
m=E5ler IR2104's forsyningssp=E6nding VCC og sandsynligvis=20 bootstrap-forsyningssp=E6ndingen VB (den med den ydre diode og=20 kondensatoren til load'en).
*Er begge sp=E6ndinger OK vil UV detect give et lavt signal til begge NAN= D.
Kredsen IR2104 har 2 styringssignaler "IN" og SD-not (negeret shutdown). =
Begge har pull-down modstande som sikrer at ubenyttede indgange er=20 stellet hvis ubenyttede. Herudover renses input signalernes flanker i=20 hver deres Schmitt-Trigger.
*N=E5r SD-not er "lav" er IR2104 lukket for "IN" signaler, begge NANDs ha= r=20 input h=F8j.
*N=E5r SD-not er "h=F8j" er IR2104 klar til at "behandle" "IN" signaler.
*N=E5r alt er OK styrer "IN" HD og LD - og dermed de ydre MOSFETs.
-
**Nyttig adresser**
formatting link
Citat: "...En anden, hyppigt anvendt signal-shaper til firkantformede=20 signaler er den s=E5kaldte Schmitt-trigger, der skifter niveau p=E5 udgan= gen=20 for to forskellige niveauer af indgangssignalet afh=E6ngigt af om dette e= r=20 voksende (h=F8jt skifteniveau) eller aftagende (et lavere skifteniveau). =
Denne indbyggede s=E5kaldte "hysterese" bevirker en ret h=F8j grad af=20 imunitet over for variationer af indgangsignalets top og bund=20 [kommentar: Faktisk variationer omkring Vinput-skifte-niveau]..."
Kredsl=F8bet "deadtime & shoot-through prevention"(kort: deadtime-p)=20 sikrer ved skift (input-flanker) at LD og HD driverne ikke bringer begge =
ydre n-MOSFET til at lede samtidigt.
Dette sikres overordnet ved:
*Udgangspunkt LD=3D1(h=F8j), HD=3D0"lav". h=E6ndelse: inputsignal skifter= =2E=20 deadtime-p slukker f=F8rst LD og venter ca. x (f.eks. 520) nanoSenkunder =
og s=E5 t=E6ndes HD.
*Udgangspunkt LD=3D0(lav), HD=3D1"h=F8j". h=E6ndelse: inputsignal skifter= =2E=20 deadtime-p slukker f=F8rst HD og venter ca. x (f.eks. 520) nanoSenkunder =
Form=E5let med det omfattende high side kredsl=F8b er at spare energi (st= r=F8m).
Hvis NAND signalet blot blev sendt ind i level-shifteren, vil et t=E6ndt =
level-shifter aflade den ydre bootstrap i l=F8bet af kort tid, som vil=20 give problemer, da den eneste energikilde er den ydre bootstrap kondensat= or.
-
I "gamle" dages ECL (Emitter Coupled Logic), TTL (74xx) og NMOS (CPU=20
6502, Z80) kredsl=F8b (TTL=3DTransistor to Transistor Logic) blev der bru= gte=20 str=F8m hele tiden. St=F8rre ECL kredsl=F8b kr=E6vede vandk=F8ling ellers= =20 nedsmeltede de! ECL kredsl=F8bs signaler blev sendt igennem antennekabler= =20 pga. de h=F8je hastigheder.
Omkring 1970-1980 blev CMOS lavet 4xxx serien - den var "langsom", men=20 denne teknologi muliggjorde f.eks. digitale armb=E5ndsure, lommeregnere=20 med lang batterilevetid - fordi disse kredsl=F8b kun bruger str=F8m ved=20 signalskift mellem h=F8j og lav.
Senere blev High-Speed CMOS kredsl=F8b lavet; (74HC4xxx, Pentium, PowerPC= )=20 som muliggjorde integration af flere millioner MOS transistorer p=E5 samm= e=20 chip.
High-Speed CMOS er hurtigere end de fleste 74xx TTL kredsl=F8b:
Modstandene styrer "hastigheden" af tænding og slukning på MOSFET'en. Bla. for at undgår den bliver for hurtigt, så der lavet meget støj. (EMC)
Desuden begrænser den strømmen i udgangen. Indgangen i MOSFET'en er jo en kondensator.
Kondensatorerne giver "backup" af forsyningen. Fungerer som batteri. Det er bla. nødvendigt når man vil tænde/slukke MOSFET'en. Der er et strømstød hver gang.
Typisk bruger man en elektrolyt sammen med en liller keramisk. F.eks.
10uF + 10 til 100nF.
Dioden spærrer højspændingen på MOSFET'erne. Dvs. skal være rated min.
600V. (Ihvertfald hvis man læser appl. noten du henviser til)
De switcher hurtigt. Op til måske 100 kHz eller mere. De kan fint bruges fra 600V og ned. Og højere i specielle tilfælde hvis man har brug for høj sw. frekvens.
Der findes bla. også en transitor der hedder IGBT. De bruges fra ca.
600V og opad. De switcher normalt med max. 10 - 20kHz.
Der sker ikke meget. ! Kredsen kan drive 2 MOSFET'er. Med forskellige referencer. (dvs GND)
De 2 tænder skiftevis. Med en forsinkelse (deadtime) på ca. 500ns som du kan se i databladet side 8.
Hvis bare en af AND(NAND+inverter)-gatens indgange er "h=F8j" vil udgange= n=20 ogs=E5 v=E6re det, hvilket for LD betyder at den nederste LD-n-MOSFET led= er,=20 s=E5 LD=3D"0" g=F8r, at den ydre low side n-MOSFET er slukket.
Alle forklaringens skal checkes igennem signalfasninger. Der kan v=E6re=20 andre fasningsforklaringsfejl. Nu er du advaret.
ElectronDepot website is not affiliated with any of the manufacturers or service providers discussed here.
All logos and trade names are the property of their respective owners.