In data gennaio 2020 alle ore 17:49:34, not1xor1 ha scritto= :
a =
si =
ce =
il duty cycle 50% semplificherebbe molto le cose altrimenti direi che con circuiti convenzionali a divisori..flip flop ec= c =
servirebbe qualcosa di leggermente complesso ho provato a ragionarci,scoprendo l'acqua calda
in verde il segnale da dividere,in giallo quello diviso(fatto con =
Eagle,molto comodo per disegnare onde rettangolari) Per mantenera inalterato il duty cycle il primo segnale con TON=3D3 deve= =
dare TON=3D6 Chiaramente non c'=E8 alcun evento durante la commutazione del 2ndo seg= nale =
@TON=3D6 per cui qualcos'altro in grado di contare impulsi(quelli piccolini in =
giallo.."dentro" il verde)dovr=E0 annotarsi 3 ,moltiplicare per 2(o quel= lo =
che si vuole) e quando il conteggio arriva a 6 commutare basso il 2ndo =
segnale Questo pu=F2 essere fatto,sperando che risoluzione e errori siano =
accettabili da microcontrollore oppure pi=F9 IC logici standard o FPGA ecc...direi che il modo + semplic= e =
sia microcontrollore (che alla fine =E8 fatto di porte e FF ma non richiede mappe di =
Karnaugh,tabelle degli stati..e piste e cablaggi)
Con duty cycle out fisso,es 50% sto pensando se una eventuale divisione = =
per 10 con porte logiche e flip flops sia fattibile senza complicare =
troppo,direi di si ogni 10 imp. in ingresso devo avere es. un fronte di salita in uscita,co= n =
duty cycle 50% vuol dire che ogni 5 fronti di salita in ingresso devo avere una =
commutazione d'uscita,e divisori a modulo programmabile,tra cui 5,ce ne sono
pi=E0 complicato dividere per valori dispari,dovrei avere la commutazion= e =
d'uscita intermedia mentre in ingresso non ho nessun evento(es /3 dovrei= =
avere la comm. a met=E0 periodo dell'impulso 2) quindi dovrei moltiplicare per 2, ma
=
si =
e =
pare anche a me in quanto =E8 la moltiplicazione che scombina tutto, o si moltiplica usando i fronti(ogni fronte=3D>1 impulso) e se il duty cycle originale n= on =E8 =
50% esce un segnale a freq continuamente variabile,in altre parole non =avrei l'evento a met=E0 dell' impulso " centrale" dei dispari o con un PLL che necessita tempo per agganciare ad ogni cambio frequenza= e =
quindi introduce errori durante il passaggio, se ci sono altri metodi non uC non lo so Avendo io un p=F2 di dimestichezza con uC economici(32 bit Cortex a circ= a di =
1 euro) e prototipazione domesticain pochissime ore .per me sarebbe la =cosa pi=F9 rapida e meno complicata come collegamenti
osservazioni incerte che spero non aggiungano confusione